[發(fā)明專利]用于非易失性存儲(chǔ)單元的方法和裝置有效
| 申請(qǐng)?zhí)枺?/td> | 201310019946.8 | 申請(qǐng)日: | 2013-01-18 |
| 公開(公告)號(hào): | CN103377700B | 公開(公告)日: | 2017-07-04 |
| 發(fā)明(設(shè)計(jì))人: | 池育德 | 申請(qǐng)(專利權(quán))人: | 臺(tái)灣積體電路制造股份有限公司 |
| 主分類號(hào): | G11C16/02 | 分類號(hào): | G11C16/02;G11C16/06 |
| 代理公司: | 北京德恒律治知識(shí)產(chǎn)權(quán)代理有限公司11409 | 代理人: | 章社杲,孫征 |
| 地址: | 中國(guó)臺(tái)*** | 國(guó)省代碼: | 臺(tái)灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 用于 非易失性 存儲(chǔ) 單元 方法 裝置 | ||
1.一種存儲(chǔ)裝置,包括:
非易失性存儲(chǔ)單元的陣列,形成在半導(dǎo)體襯底的一部分中,包括:
第一存儲(chǔ)單元,具有均用于存儲(chǔ)對(duì)應(yīng)于數(shù)據(jù)位的被捕捉電荷的第一位單元和第二位單元;
第二存儲(chǔ)單元,具有均用于存儲(chǔ)對(duì)應(yīng)于數(shù)據(jù)位的被捕捉電荷的第三位單元和第四位單元;其中,所述第一存儲(chǔ)單元包括第一MOS晶體管,所述第二存儲(chǔ)單元包括第二MOS晶體管,所述第一位單元和所述第二位單元包括鄰接所述第一MOS晶體管的第一柵極側(cè)壁的第一側(cè)壁存儲(chǔ)單元,所述第三位單元和所述第四位單元包括鄰接第二MOS晶體管的第二柵極側(cè)壁的第二側(cè)壁存儲(chǔ)單元,所述第一側(cè)壁存儲(chǔ)單元包括鄰接所述第一柵極側(cè)壁的第一氧化物-氮化物-氧化物層,所述第一氧化物-氮化物-氧化物層包括從所述第一柵極的一個(gè)側(cè)壁經(jīng)所述第一柵極的頂面延伸跨越到相反側(cè)壁上的連續(xù)層;所述第二側(cè)壁存儲(chǔ)單元包括鄰接所述第二柵極側(cè)壁的第二氧化物-氮化物-氧化物層,所述第二氧化物-氮化物-氧化物層包括從所述第二柵極的一個(gè)側(cè)壁經(jīng)所述第二柵極的頂面延伸跨越到相反側(cè)壁上的連續(xù)層;
字線,被耦合以將電壓提供給所述第一存儲(chǔ)單元和所述第二存儲(chǔ)單元的柵極端;以及
列復(fù)用器,耦合至多條列線,所選擇的列線耦合至所述第一存儲(chǔ)單元和所述第二存儲(chǔ)單元的第一源極/漏極端以及耦合至所述第一存儲(chǔ)單元和所述第二存儲(chǔ)單元的第二源極/漏極端,所述列復(fù)用器被耦合以接收用于存儲(chǔ)在所述非易失性存儲(chǔ)單元中的數(shù)據(jù)和互補(bǔ)數(shù)據(jù),所述列復(fù)用器將電壓耦合至與對(duì)應(yīng)于所述數(shù)據(jù)的所述第一存儲(chǔ)單元連接的一條列線并且將電壓耦合至與對(duì)應(yīng)于所述互補(bǔ)數(shù)據(jù)的所述第二存儲(chǔ)單元連接的一條列線。
2.根據(jù)權(quán)利要求1所述的裝置,其中,所述列復(fù)用器將選擇線電壓提供給由所述第一位單元和所述第二存儲(chǔ)單元共享的列線。
3.根據(jù)權(quán)利要求1所述的裝置,其中,存儲(chǔ)單元的陣列包括多個(gè)存儲(chǔ)單元,所述多個(gè)存儲(chǔ)單元被布置為行和列,并且沿著行耦合至字線以及沿著列耦合至所述列線。
4.根據(jù)權(quán)利要求1所述的裝置,其中,所述半導(dǎo)體襯底進(jìn)一步包括邏輯電路。
5.根據(jù)權(quán)利要求4所述的裝置,其中,所述邏輯電路耦合至存儲(chǔ)單元的陣列。
6.一種存儲(chǔ)方法,包括:
在半導(dǎo)體襯底上形成非易失性存儲(chǔ)單元的陣列,所述非易失性存儲(chǔ)單元的陣列沿著字線布置為行并且沿著列線布置為列,每個(gè)非易失性存儲(chǔ)單元都具有耦合至所述字線中的一條的柵極端、耦合至所述列線中的一條的第一源極/漏極端以及耦合至所述列線中的另一條的第二源極/漏極端,并且所述非易失性存儲(chǔ)單元中的每一個(gè)都具有形成用于存儲(chǔ)位的第一位單元和第二位單元的第一側(cè)壁存儲(chǔ)區(qū)和第二側(cè)壁存儲(chǔ)區(qū);形成所述非易失性存儲(chǔ)單元的陣列進(jìn)一步包括在所述半導(dǎo)體襯底上形成均具有側(cè)壁存儲(chǔ)區(qū)的MOS晶體管,形成所述MOS晶體管進(jìn)一步包括在所述MOS晶體管的側(cè)壁形成氧化物-氮化物-氧化物層,所述氧化物-氮化物-氧化物層包括從所述MOS晶體管的柵極的一個(gè)側(cè)壁經(jīng)所述MOS晶體管的柵極的頂面延伸跨越到相反側(cè)壁上的連續(xù)層;
提供耦合至所述列線的列復(fù)用器,所述列復(fù)用器在對(duì)應(yīng)于數(shù)據(jù)輸入的邏輯狀態(tài)的所述列線中的選定一條上提供第一電壓,在對(duì)應(yīng)于互補(bǔ)數(shù)據(jù)輸入的邏輯狀態(tài)的所述列線中的選定另一條上提供第二電壓,并且在所述列線中的第三條上提供編程選擇電壓,至少第一非易失性存儲(chǔ)單元和第二非易失性存儲(chǔ)單元中的每個(gè)都耦合至在所述第一源極/漏極端處的所述編程選擇電壓,第一存儲(chǔ)單元在所述第一存儲(chǔ)單元的所述第二源極/漏極端處接收所述第一電壓,并且第二存儲(chǔ)單元在所述第二存儲(chǔ)單元的所述第二源極/漏極端處接收所述第二電壓;以及
在耦合至所述第一非易失性存儲(chǔ)單元和所述第二非易失性存儲(chǔ)單元的選定行的字線上提供編程電壓;
其中,所述第一存儲(chǔ)單元接收所述字線上的所述編程電壓并在第一位單元中存儲(chǔ)對(duì)應(yīng)于所述數(shù)據(jù)的所述邏輯狀態(tài)的電荷,并且所述第二存儲(chǔ)單元接收所述字線上所述編程電壓并在第二位單元中存儲(chǔ)對(duì)應(yīng)于所述互補(bǔ)數(shù)據(jù)的所述邏輯狀態(tài)的電荷。
7.根據(jù)權(quán)利要求6所述的方法,其中,存儲(chǔ)電荷包括:通過溝道熱電子編程存儲(chǔ)電荷。
8.根據(jù)權(quán)利要求6所述的方法,進(jìn)一步包括:
在選定行的字線上提供低電壓并且在耦合至所述第一存儲(chǔ)單元和所述第二存儲(chǔ)單元的每條列線上提供高電壓,其中,通過熱空穴注入擦除所述第一存儲(chǔ)單元和所述第二存儲(chǔ)單元的位單元。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于臺(tái)灣積體電路制造股份有限公司,未經(jīng)臺(tái)灣積體電路制造股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310019946.8/1.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 將數(shù)據(jù)存儲(chǔ)在非易失性高速緩沖存儲(chǔ)器中的設(shè)備和方法
- 抑制寄生電荷積累的非易失性存儲(chǔ)器件及其操作方法
- 非易失性存儲(chǔ)裝置、非易失性存儲(chǔ)系統(tǒng)及存取裝置
- 非易失性存儲(chǔ)門及其動(dòng)作方法、及非易失性存儲(chǔ)門裝入型邏輯電路及其動(dòng)作方法
- 從非易失性塊存儲(chǔ)設(shè)備至處理設(shè)備的健康報(bào)告
- 非易失性數(shù)據(jù)備份和恢復(fù)方法
- 易失性/非易失性SRAM器件
- 具有非易失性邏輯陣列備份相關(guān)應(yīng)用的處理裝置
- 基于一對(duì)多頁(yè)面映射的非易失內(nèi)存數(shù)據(jù)一致性更新方法
- 一種非易失性數(shù)據(jù)的讀寫方法及裝置
- 動(dòng)態(tài)存儲(chǔ)管理裝置及方法
- 一種存儲(chǔ)方法、服務(wù)器及存儲(chǔ)控制器
- 一種基于存儲(chǔ)系統(tǒng)的控制方法及裝置
- 一種信息的存儲(chǔ)控制方法
- 一種數(shù)據(jù)存儲(chǔ)方法及裝置
- 數(shù)據(jù)存儲(chǔ)方法、裝置、計(jì)算機(jī)設(shè)備以及存儲(chǔ)介質(zhì)
- 一種數(shù)據(jù)存儲(chǔ)控制方法及裝置
- 存儲(chǔ)設(shè)備、存儲(chǔ)系統(tǒng)及存儲(chǔ)方法
- 物料存儲(chǔ)方法及系統(tǒng)
- 基于雙芯智能電表的數(shù)據(jù)分類存儲(chǔ)方法和裝置





