[發(fā)明專利]三維存儲器裝置及其制造方法

無效

• 申請?zhí)枺?/td>: 201310016277.9
• 申請日: 2013-01-16
• 公開（公告）號: CN103811495A
• 公開（公告）日: 2014-05-21
• 發(fā)明（設(shè)計）人: 簡維志;李明修;龍翔瀾
• 申請（專利權(quán)）人: 旺宏電子股份有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

技術(shù)領(lǐng)域

本發(fā)明是關(guān)于高密度存儲器裝置，特別是有關(guān)于配置有多平面的存儲單元以提供三維(3D)陣列存儲器裝置及其制造方法。

背景技術(shù)

隨著集成電路的臨界尺寸(critical?dimensions)縮小到現(xiàn)有的存儲單元技術(shù)的極限，設(shè)計者一直在尋找用于疊層多平面的存儲單元的技術(shù)，以實現(xiàn)更大的存儲容量，并實現(xiàn)更低的每位單位成本(costs?per?bit)。例如，在Johnson等人發(fā)表的“512-Mb?PROM?With?a?Three-Dimensional?Array?ofDiode/Anti-fuse?Memory?cells”IEEE?J.of?Solid-State?Circuits，vol.38，no.11Nov.2003.文章中，交叉點陣列(cross-points?array)技術(shù)已用于反熔絲存儲器(anti-fuse?memory)。在Johnson等人描述的設(shè)計中，在交叉點(cross-points)處的存儲器元件(memory?elements)提供了多層的字線與位線。存儲器元件包括p+多晶硅陽極連接到字線，以及n-多晶硅陰極連接到位線，而陽極與陰極由反熔絲材料(anti-fuse?material)分隔開。

在Johnson等人描述的流程中，每一存儲器層需要多個臨界光刻(critical?lithography)步驟。因此，制造此裝置所需要的臨界光刻步驟的次數(shù)，須乘上實施的層數(shù)。然而臨界光刻步驟是昂貴的，所以在制造集成電路時，應(yīng)盡量減少使用臨界光刻。因此，雖然使用3D陣列實現(xiàn)了較高密度的好處，但較高的制造成本，反而限制了此技術(shù)的使用。

一篇描述三維反熔絲式存儲器技術(shù)的美國專利共同待審(co-pending)的申請案，此申請案于2009年4月27日申請，申請?zhí)枮?2/430,290，名稱為“INTEGRATED?CIRCUIT?3D?MEMORY?ARRAY?ANDMANUFACTURING?METHOD”，此申請案在此被納入?yún)⒖迹缤驯怀浞株U述。

理想的三維集成電路存儲器的結(jié)構(gòu)，是提供具有高密度和低制造成本的結(jié)構(gòu)，且包括可靠與非常小的存儲器元件。

發(fā)明內(nèi)容

敘述于此的集成電路上的存儲器裝置，包括雙存儲單元結(jié)構(gòu)(two-cellunit?structures)的三維(3D)存儲器陣列，此3D存儲器陣列包括可編程與可擦除電阻元件(resistance?elements)。3D陣列包括多個圖案化導(dǎo)電體層(patterned?conductor?layers)，而導(dǎo)電體層由絕緣層將之彼此分隔。在集成電路上包括存取裝置陣列，配置存取裝置陣列以提供存取延伸到3D陣列的個別柱體。圖案化的導(dǎo)電體層(conductive?layers)包括鄰接于柱體的左側(cè)與右側(cè)導(dǎo)電體。這定義出在柱體與鄰接的左側(cè)與右側(cè)導(dǎo)電體間的左側(cè)與右側(cè)界面區(qū)(interface?region)。存儲器元件提供在左側(cè)與右側(cè)界面區(qū)，而每一個存儲器元件包括可編程與可擦除元件。如果有需要，組成還包括整流裝置(rectifier)或其他開關(guān)。在此描述的例子中，可編程元件包括過渡金屬氧化物，可編程元件特征為具有內(nèi)建自我開關(guān)(built?in?self?switching)，因此能提供存儲器元件與開關(guān)雙功能。

在此敘述的裝置包括列譯碼電路(row?decoder?circuits)與行譯碼電路(column?decoder?circuits)耦接至存取裝置陣列(array?of?access?devices)，且配置以選擇在導(dǎo)電柱陣列中的個別柱體。并且，左平面與右平面譯碼電路(decoding?circuits)耦接至在多個圖案化導(dǎo)電體層的左側(cè)與右側(cè)導(dǎo)電體。配置譯碼電路以施加偏壓，進而導(dǎo)致在選定存儲單元(selected?cell)中的電流流動(current?flow)，以及至未選定存儲單元(unselected?cell)以反轉(zhuǎn)(reverse)偏壓到整流裝置(rectifier)。

在敘述于此的結(jié)構(gòu)中，陣列的柱體能包括半導(dǎo)體材料，具有第一導(dǎo)電類型(first?conductivity?type)的半導(dǎo)體材料電氣連通(electricalcommunication)于相應(yīng)的存取裝置。并且，左側(cè)與右側(cè)導(dǎo)電體包括具有第二導(dǎo)電類型的半導(dǎo)體材料，使得在每一存儲器元件中的整流裝置，包括p-n結(jié)(p-n?junction)。在其他實施例中，柱體包括金屬或金屬與其他導(dǎo)體或半導(dǎo)體材料的組合。