[發明專利]陶瓷元器件細微立體導電線路的制備方法

有效

• 申請號: 201310015315.9
• 申請日: 2013-01-16
• 公開（公告）號: CN103094126A
• 公開（公告）日: 2013-05-08
• 發明（設計）人: 吳朝暉;劉浩;夏浩東;吳樂海
• 申請（專利權）人: 東莞市凱昶德電子科技股份有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48
• 代理公司: 廈門市新華專利商標代理有限公司 35203
• 代理人: 徐勛夫

技術領域

本發明涉及一種在立體成形陶瓷元器件表面形成細微立體導電線路的方法，尤指一種可獲得具有高平滑性、高布線精度及物理性能穩定的陶瓷元器件細微立體導電線路的制備方法。

背景技術

隨著電子產品向輕、薄、小、高密度、多功能化發展，大規模、超大規模集成電路集成度越來越高，封裝元件密度和功率密度也越來越大，因此，具有復雜立體形狀的大功率密度封裝基板越來越受到行業的重視。封裝基板作為半導體器件或芯片與外界系統之間的橋梁，其基本功能是為內部器件或芯片傳輸電能和信號，因此必須對封裝材料布置導電線路才可實現上述功能，導電線路的布置方法直接影響到如何提高電路效率和減小電路尺寸。

陶瓷材料具有高的導熱系數、低的介電常數、與芯片相近的熱膨脹系數、高耐熱及電絕緣性等特點，陶瓷材料已廣泛應用于高功率密度電子封裝器件。目前，陶瓷器件表面導電線路的制作方法主要有厚膜法及薄膜法兩種。厚膜法使用網印方式印制線路，在高溫共燒（HTCC）或者低溫共燒（LTCC）陶瓷元器件中已被廣泛使用，但采用網印方式制成的厚膜線路本身具有線徑寬度不夠精細、以及網版張網問題，導致線路精準度不足、表面平整度不佳等現象，加上多層疊壓燒結又有基板收縮比例的問題要考量，對力求精細的高密度線路而言，其精細度顯然未達標準，由此可知，厚膜制造工藝無法滿足高密度線路的要求。近年來，基于薄膜技術開發的直接鍍銅陶瓷板（DPC）部分解決了上述問題，其工藝為在高導熱的陶瓷板（Al2O3或者AlN）上采用真空濺鍍方式鍍上薄銅，再以黃光微影工藝完成導電線路布置。薄膜法具備了線路高精準度與高表面平整度的特性，在微電子封裝尤其是高功率、小尺寸LED陶瓷封裝基板中得到了應用。

但厚膜法采用的絲網印刷布線技術和薄膜法采用的黃光微影布線技術都只能在平板上進行，其工藝局限性使得它們無法在具有三維立體結構的陶瓷元器件表面布置精細的立體線路，這嚴重阻礙了陶瓷元器件在微電子封裝特別是LED封裝領域的發展與應用。因此，開發出在立體成形的陶瓷元器件表面進行細微布線的技術迫在眉睫。

發明內容

有鑒于此，本發明針對現有技術存在之缺失，其主要目的是提供一種陶瓷元器件細微立體導電線路的制備方法，能有效解決現有的復雜結構陶瓷封裝器件表面無法制得細微立體導電線路的問題。

為實現上述目的，本發明采用如下之技術方案：

一種陶瓷元器件細微立體導電線路的制備方法，包括以下步驟：

（1）清洗，對立體成形的陶瓷元器件進行清洗，以去除陶瓷元器件表面的雜質和沾污；

（2）真空濺鍍，以真空濺鍍方式在立體成形的陶瓷元器件表面依序形成一鈦層以及一銅層；?

（3）激光布線，利用激光在鍍膜后的陶瓷表面有選擇地去除部分金屬層，以形成細微立體線路圖案；

（4）電鍍加厚，在成形的立體線路圖案上電鍍銅加厚，以形成銅線路；

（5）化學蝕刻，采用化學蝕刻方式去除陶瓷元器件表面除銅線路以外的鈦層及銅層，以獲得細微立體導電線路層。

作為一種優選方案，所述陶瓷元器件的主要成分為具有高導熱系數的氧化鋁或氮化鋁。

作為一種優選方案，所述步驟（2）中真空濺鍍所形成的鈦層厚度為0.05～0.3μm，銅層厚度為0.5～2.0μm。

作為一種優選方案，進一步包括有以下步驟：

（6）鍍鎳，在前述銅線路的表面鍍上鎳層；

（7）鍍金/銀，在前述鎳層的表面鍍上金層或者銀層。

本發明與現有技術相比具有明顯的優點和有益效果，具體而言，由上述技術方案可知：

由于采用具有高導熱系數氧化鋁、氮化鋁陶瓷作為基材，故而散熱性好；由于采用真空濺鍍進行表面金屬化，并配合濺鍍合適厚度的鈦層和銅層，因此各金屬層附著力高；由于采用高精密度激光加工技術對金屬化部分進行有選擇的去除，故可形成細微立體的導電線路；由于采用電鍍技術加厚,因此線路層表面平整光滑；本發明制備方法重復性好，成本低，產品結構精細，散熱性好，布線精度高，可實現裸晶的直接貼裝,產品在微電子封裝領域具有廣闊的應用前景。

為更清楚地闡述本發明的結構特征和功效，下面結合附圖與具體實施例來對本發明進行詳細說明。

附圖說明

圖1是本發明之較佳實施例的工藝流程圖；

圖2是本發明之較佳實施例制作得到的產品立體圖；

圖3是本發明之較佳實施例中制作過程的第一狀態示意圖；

圖4是本發明之較佳實施例中制作過程的第二狀態示意圖；