[發明專利]半導體器件及其制造方法

有效

• 申請號: 201310013932.5
• 申請日: 2013-01-15
• 公開（公告）號: CN103928333B
• 公開（公告）日: 2019-03-12
• 發明（設計）人: 朱慧瓏
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/10
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

1.一種制造半導體器件的方法，包括：

在襯底上形成鰭狀結構；

在襯底上形成隔離層，隔離層露出鰭狀結構的一部分，鰭狀結構的露出部分用作該半導體器件的鰭；

在隔離層上形成犧牲柵導體層，所述犧牲柵導體層經由犧牲柵介質層與鰭狀結構相交；

在犧牲柵導體層的側壁上形成柵側墻；

在隔離層上形成電介質層，并對電介質層進行平坦化，以露出犧牲柵導體層；

選擇性地去除犧牲柵導體層，從而在柵側墻內側形成柵槽；

經由柵槽，在鰭下方的區域中形成穿通阻擋部；以及

在柵槽中形成柵導體。

2.根據權利要求1所述的方法，其中，形成穿通阻擋部包括：

對于n型器件，經由柵槽注入p型摻雜劑；和/或

對于p型器件，經由柵槽注入n型摻雜劑。

3.根據權利要求1所述的方法，其中，形成隔離層包括：

在襯底上淀積電介質材料；

通過濺射對電介質材料進行平坦化；以及

對電介質材料進行回蝕，以露出鰭狀結構的一部分。

4.根據權利要求1所述的方法，其中，在形成柵側墻之后且在形成電介質層之前，該方法還包括：

以柵側墻和犧牲柵導體層為掩模，對鰭狀結構進行選擇性刻蝕；以及

外延生長半導體層，用以形成源、漏區。

5.根據權利要求4所述的方法，還包括：在外延生長半導體層同時，對該半導體層進行原位摻雜。

6.根據權利要求4所述的方法，其中，對于p型器件，半導體層帶壓應力；而對于n型器件，半導體層帶拉應力。

7.根據權利要求1所述的方法，其中，

在形成穿通阻擋部之后，該方法還包括：選擇性去除犧牲柵介質層，以及

在形成柵導體之前，該方法還包括：在柵槽中形成柵介質層。

8.一種半導體器件，包括：

在襯底上形成的鰭狀結構；

在襯底上形成的隔離層，該隔離層露出鰭狀結構的一部分，鰭狀結構的露出部分用作該半導體器件的鰭；以及

在隔離層上形成的與鰭相交的柵堆疊，

其中，僅在鰭與柵堆疊相交的部分下方的區域中形成有與柵堆疊自對準的穿通阻擋部，所述穿通阻擋部經由替代柵技術形成的替代柵槽進行離子注入來形成。

9.根據權利要求8所述的半導體器件，還包括：在鰭的相對側面上形成的半導體層，在該半導體層中形成半導體器件的源/漏區。

10.根據權利要求9所述的半導體器件，其中，對于p型器件，半導體層帶壓應力；而對于n型器件，半導體層帶拉應力。

11.根據權利要求10所述的半導體器件，其中，襯底包括Si，鰭與襯底一體，半導體層包括SiGe或Si:C。

12.根據權利要求8所述的半導體器件，其中，襯底中包括阱區，并且穿通阻擋部的摻雜類型與所述阱區的摻雜類型相同，并且摻雜濃度高于阱區的摻雜濃度。