[發明專利]減少金屬的接觸電阻的方法

有效

• 申請號: 201310013153.5
• 申請日: 2013-01-14
• 公開（公告）號: CN103579187B
• 公開（公告）日: 2017-10-27
• 發明（設計）人: 李亞蓮;蘇鴻文
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L21/768
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,孫征

1.一種集成電路的結構，所述結構包括：

襯底；

保護層，沉積在所述襯底上；

介電層，沉積在所述保護層上；以及

溝槽，嵌入所述介電層中，所述溝槽包括：

原子層沉積TaN層，形成在所述溝槽的側壁上，所述原子層沉積TaN層的N/Ta比率在2.3至2.6的范圍內；

物理汽相沉積Ta層，形成在所述原子層沉積TaN層上方；和

含Cu層，形成在所述物理汽相沉積Ta層上方，

其中，所述原子層沉積TaN層和所述物理汽相沉積Ta層的總N/Ta比率在0.6至1.0的范圍內；

其中，所述溝槽還包括在所述原子層沉積TaN層和所述物理汽相沉積Ta層之間形成的物理汽相沉積TaN層，所述物理汽相沉積TaN層的N/Ta比率在0.3至0.6的范圍內。

2.根據權利要求1所述的集成電路的結構，還包括在所述溝槽的底部結合至所述溝槽的通孔，所述通孔到達所述保護層。

3.根據權利要求1所述的集成電路的結構，其中，所述原子層沉積TaN層的厚度在5埃至10埃的范圍內。

4.根據權利要求1所述的集成電路的結構，其中，所述介電層具有介電常數k在2.6至2.65范圍內的低k材料。

5.根據權利要求1所述的集成電路的結構，其中，所述原子層沉積TaN層和所述物理汽相沉積Ta層的總碳(C)濃度在0.2％至1％的范圍內。

6.根據權利要求1所述的集成電路的結構，其中，所述物理汽相沉積Ta層包含α-Ta和β-Ta。

7.一種集成電路的結構，所述結構包括：

襯底；

第一保護層，形成在所述襯底上方；

第一介電層，形成在所述第一保護層上方；

第一溝槽，嵌入所述第一介電層中，所述第一溝槽包括：

第一原子層沉積TaN層，沉積在所述第一溝槽的底部和側壁上，其中所述第一原子層沉積TaN層的N/Ta比率在2.3至2.6的范圍內；

第一物理汽相沉積Ta層，沉積在所述第一原子層沉積TaN層上方；和

第一含Cu層，形成在所述第一物理汽相沉積Ta層上方；

第二保護層，形成在所述第一介電層上方；

第二介電層，形成在所述第二保護層上方；

第二溝槽，嵌入所述第二介電層中，所述第二溝槽包括：

第二原子層沉積TaN層，沉積在所述第二溝槽的底部和側壁上；

第二物理汽相沉積Ta層，沉積在所述第二原子層沉積TaN層上方；和

第二含Cu層，形成在所述第二物理汽相沉積Ta層上方；以及

通孔，位于所述第一溝槽和所述第二溝槽之間，所述通孔在所述第一溝槽的頂部結合至所述第一溝槽以及在所述第二溝槽的底部結合至所述第二溝槽；

其中，所述第一溝槽和所述第二溝槽分別還包括形成在相應的原子層沉積TaN層和物理汽相沉積Ta層之間的物理汽相沉積TaN層，所述物理汽相沉積TaN層的N/Ta比率在0.3至0.6的范圍內。

8.根據權利要求7所述的集成電路的結構，其中，所述第一溝槽與所述第二溝槽的接觸電阻(Rc)在6歐姆至11歐姆(Ω)的范圍內，而所述第一溝槽的關鍵尺寸(CD)在0.05微米至0.5微米(μm)的范圍內變化。

9.根據權利要求7所述的集成電路的結構，其中，所述通孔的關鍵尺寸在0.025μm至0.040μm的范圍內，而所述第一溝槽或所述第二溝槽的關鍵尺寸在0.036μm至1.0μm的范圍內。

10.根據權利要求7所述的集成電路的結構，其中，所述通孔的關鍵尺寸在0.040μm至0.055μm的范圍內，而所述第一溝槽或所述第二溝槽的關鍵尺寸在0.045μm至1.0μm的范圍內。

11.根據權利要求7所述的集成電路的結構，其中，所述通孔的關鍵尺寸在0.055μm至0.070μm的范圍內，而所述第一溝槽或所述第二溝槽的關鍵尺寸在0.064μm至1.0μm的范圍內。