[發(fā)明專利]共用柵極的半導(dǎo)體結(jié)構(gòu)及對(duì)應(yīng)的形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310011743.4
• 申請(qǐng)日: 2013-01-11
• 公開(kāi)（公告）號(hào): CN103928402A
• 公開(kāi)（公告）日: 2014-07-16
• 發(fā)明（設(shè)計(jì)）人: 韓秋華;孟曉瑩
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類號(hào): H01L21/8232
• 分類號(hào): H01L21/8232;H01L27/105
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別涉及一種共用柵極的半導(dǎo)體結(jié)構(gòu)及對(duì)應(yīng)的形成方法。

背景技術(shù)

隨著集成電路制造技術(shù)的不斷發(fā)展，MOS晶體管的特征尺寸也越來(lái)越小，為了降低MOS晶體管柵極的寄生電容，提高器件速度，高K柵介電層與金屬柵極的柵極疊層結(jié)構(gòu)被引入到MOS晶體管中。為了避免金屬柵極的金屬材料對(duì)晶體管其他結(jié)構(gòu)的影響，所述金屬柵極與高K柵介電層的柵極疊層結(jié)構(gòu)通常采用“后柵（gate?last）”工藝制作。

公開(kāi)號(hào)為US2002/0064964A1的美國(guó)專利文獻(xiàn)公開(kāi)了一種使用“后柵”工藝形成金屬柵極的方法，包括：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有替代柵結(jié)構(gòu)和位于所述半導(dǎo)體襯底上覆蓋所述替代柵結(jié)構(gòu)的層間介質(zhì)層；以所述替代柵結(jié)構(gòu)作為研磨停止層，對(duì)所述層間介質(zhì)層進(jìn)行化學(xué)機(jī)械研磨工藝（CMP）；除去所述替代柵結(jié)構(gòu)后形成溝槽；在所述溝槽內(nèi)壁和層間介質(zhì)層表面形成高K柵介質(zhì)材料層，在所述高K柵介質(zhì)材料層表面形成金屬材料層，且所述金屬材料層填充滿所述溝槽；用化學(xué)機(jī)械研磨法研磨所述金屬材料層和高K柵介質(zhì)材料層，直至暴露出層間介質(zhì)層，在溝槽內(nèi)形成金屬柵極。由于金屬柵極在源漏區(qū)注入完成后再進(jìn)行制作，這使得后續(xù)工藝的數(shù)量得以減少，避免了金屬材料不適于進(jìn)行高溫處理的問(wèn)題。

在目前的靜態(tài)隨機(jī)存儲(chǔ)器、反相器等電路結(jié)構(gòu)中，通常一個(gè)NMOS晶體管的柵極和一個(gè)PMOS的柵極電連接在一起。為了提高工藝集成度，在版圖設(shè)計(jì)時(shí)通常將NMOS晶體管和PMOS晶體管共用同一個(gè)柵極結(jié)構(gòu)，可以有效地降低芯片面積，降低工藝復(fù)雜度。請(qǐng)參考圖1和圖2，分別為現(xiàn)有多晶硅柵技術(shù)形成的NMOS晶體管和PMOS晶體管共用柵極的俯視結(jié)構(gòu)示意圖和沿AA′方向的剖面結(jié)構(gòu)示意圖，包括：半導(dǎo)體襯底10上具有NMOS晶體管區(qū)01和PMOS晶體管區(qū)02；所述共用柵極11橫跨所述NMOS晶體管區(qū)01和PMOS晶體管區(qū)02，所述共用柵極11的一部分位于NMOS晶體管區(qū)01內(nèi)，所述共用柵極11的另一部分位于PMOS晶體管區(qū)02內(nèi)；在NMOS晶體管區(qū)01內(nèi)，所述共用柵極11的兩側(cè)形成有N型源/漏區(qū)12；在PMOS晶體管區(qū)02內(nèi)，所述共用柵極11的兩側(cè)形成有P型源/漏區(qū)13。但是隨著芯片集成度要求越來(lái)越高，MOS晶體管的特征尺寸也越來(lái)越小，NMOS晶體管和PMOS晶體管的共用柵極也需要采用金屬柵極以降低MOS晶體管柵極的寄生電容，提高器件速度。但利用現(xiàn)有后柵技術(shù)形成的共用柵極電阻較大。

發(fā)明內(nèi)容

本發(fā)明解決的問(wèn)題是提供一種共用柵極的半導(dǎo)體結(jié)構(gòu)及對(duì)應(yīng)的形成方法，使得最終形成的共用金屬柵極的電阻較小。

為解決上述問(wèn)題，本發(fā)明技術(shù)方案首先提供了一種共用柵極的半導(dǎo)體結(jié)構(gòu)的形成方法，包括：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一晶體管區(qū)和第二晶體管區(qū)，所述第一晶體管區(qū)和第二晶體管區(qū)之間形成有淺溝槽隔離結(jié)構(gòu)；在所述半導(dǎo)體襯底上形成替代柵結(jié)構(gòu)，所述替代柵結(jié)構(gòu)同時(shí)橫跨第一晶體管區(qū)和第二晶體管區(qū)之間的淺溝槽隔離結(jié)構(gòu)表面、第一晶體管區(qū)表面和第二晶體管區(qū)表面；在所述半導(dǎo)體襯底表面形成層間介質(zhì)層，所述層間介質(zhì)層的頂部表面與替代柵結(jié)構(gòu)的頂部表面齊平；刻蝕所述第一晶體管區(qū)對(duì)應(yīng)的替代柵結(jié)構(gòu)形成第一溝槽，并在所述第一溝槽內(nèi)壁形成第一高K柵介質(zhì)層和位于所述第一高K柵介質(zhì)層表面的第一金屬柵電極，形成第一金屬柵極；刻蝕所述第二晶體管區(qū)對(duì)應(yīng)的替代柵結(jié)構(gòu)形成第二溝槽，并在所述第二溝槽內(nèi)壁形成第二高K柵介質(zhì)層和位于所述第二高K柵介質(zhì)層表面的第二金屬柵電極，形成第二金屬柵極，且所述第一金屬柵極和第二金屬柵極的交界處位于淺溝槽隔離結(jié)構(gòu)表面；對(duì)至少位于第一金屬柵極和第二金屬柵極的交界處的部分第一金屬柵極、部分第二金屬柵極進(jìn)行刻蝕，形成第三溝槽；在所述第三溝槽內(nèi)形成導(dǎo)電材料層。

可選的，所述第三溝槽的深度小于或等于第一金屬柵極、第二金屬柵極的高度。

可選的，當(dāng)所述第三溝槽的深度等于第一金屬柵極、第二金屬柵極的高度，所述第三溝槽的寬度小于淺溝槽隔離結(jié)構(gòu)的寬度，大于第一高K柵介質(zhì)層、第二高K柵介質(zhì)層兩者的總厚度。

可選的，當(dāng)所述第三溝槽的深度小于所述第一金屬柵極、第二金屬柵極的高度，所述第三溝槽的寬度大于第一高K柵介質(zhì)層、第二高K柵介質(zhì)層兩者的總厚度。

可選的，形成第三溝槽的工藝包括：對(duì)部分厚度的第一金屬柵極和第二金屬柵極進(jìn)行刻蝕，所形成第三溝槽的寬度等于第一金屬柵極、第二金屬柵極的總長(zhǎng)度。

可選的，所述第三溝槽的寬度范圍為30納米~60納米。