[發明專利]共用柵極的半導體結構及對應的形成方法

有效

• 申請號: 201310011743.4
• 申請日: 2013-01-11
• 公開（公告）號: CN103928402A
• 公開（公告）日: 2014-07-16
• 發明（設計）人: 韓秋華;孟曉瑩
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8232
• 分類號: H01L21/8232;H01L27/105
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

1.一種共用柵極的半導體結構的形成方法，其特征在于，包括：

提供半導體襯底，所述半導體襯底包括第一晶體管區和第二晶體管區，所述第一晶體管區和第二晶體管區之間形成有淺溝槽隔離結構；

在所述半導體襯底上形成替代柵結構，所述替代柵結構同時橫跨第一晶體管區和第二晶體管區之間的淺溝槽隔離結構表面、第一晶體管區表面和第二晶體管區表面；

在所述半導體襯底表面形成層間介質層，所述層間介質層的頂部表面與替代柵結構的頂部表面齊平；

刻蝕所述第一晶體管區對應的替代柵結構形成第一溝槽，并在所述第一溝槽內壁形成第一高K柵介質層和位于所述第一高K柵介質層表面的第一金屬柵電極，形成第一金屬柵極；

刻蝕所述第二晶體管區對應的替代柵結構形成第二溝槽，并在所述第二溝槽內壁形成第二高K柵介質層和位于所述第二高K柵介質層表面的第二金屬柵電極，形成第二金屬柵極，且所述第一金屬柵極和第二金屬柵極的交界處位于淺溝槽隔離結構表面；

對至少位于第一金屬柵極和第二金屬柵極的交界處的部分第一金屬柵極、部分第二金屬柵極進行刻蝕，形成第三溝槽；

在所述第三溝槽內形成導電材料層。

2.如權利要求1所述的共用柵極的半導體結構的形成方法，其特征在于，所述第三溝槽的深度小于或等于第一金屬柵極、第二金屬柵極的高度。

3.如權利要求2所述的共用柵極的半導體結構的形成方法，其特征在于，當所述第三溝槽的深度等于第一金屬柵極、第二金屬柵極的高度，所述第三溝槽的寬度小于淺溝槽隔離結構的寬度，大于第一高K柵介質層、第二高K柵介質層兩者的總厚度。

4.如權利要求2所述的共用柵極的半導體結構的形成方法，其特征在于，當所述第三溝槽的深度小于所述第一金屬柵極、第二金屬柵極的高度，所述第三溝槽的寬度大于第一高K柵介質層、第二高K柵介質層兩者的總厚度。

5.如權利要求4所述的共用柵極的半導體結構的形成方法，其特征在于，形成第三溝槽的工藝包括：對部分厚度的第一金屬柵極和第二金屬柵極進行刻蝕，所形成第三溝槽的寬度等于第一金屬柵極、第二金屬柵極的總長度。

6.如權利要求1所述的共用柵極的半導體結構的形成方法，其特征在于，所述第三溝槽的寬度范圍為30納米~60納米。

7.如權利要求1所述的共用柵極的半導體結構的形成方法，其特征在于，還包括：形成替代柵結構后，在所述第一晶體管區和第二晶體管區對應的替代柵結構兩側的半導體襯底內形成源區和漏區。

8.如權利要求1所述的共用柵極的半導體結構的形成方法，其特征在于，所述導電材料層的材料為多晶硅、鋁、銅、銀、金、鎢其中一種。

9.如權利要求1所述的共用柵極的半導體結構的形成方法，其特征在于，形成所述導電材料層的具體工藝包括：在所述層間介質層和部分第一金屬柵極、部分第二金屬柵極表面形成第三掩膜層，所述第三掩膜層暴露出位于第一溝槽和第二溝槽的交界處的部分第一金屬柵極、部分第二金屬柵極，對所述暴露出的第一金屬柵極、第二金屬柵極進行刻蝕，形成第三溝槽；在所述第三溝槽、層間介質層、第一金屬柵極和第二金屬柵極表面形成導電材料，并利用化學機械研磨工藝去除所述層間介質層表面的導電材料，直到暴露出層間介質層表面，位于第三溝槽內的導電材料構成導電材料層，且所述導電材料層、第一金屬柵極、第二金屬柵極和層間介質層的頂部表面齊平。

10.如權利要求1所述的共用柵極的半導體結構的形成方法，其特征在于，刻蝕所述第一金屬柵極、第二金屬柵極的刻蝕氣體包括Cl₂、BCl₃和NF₃。

11.如權利要求1所述的共用柵極的半導體結構的形成方法，其特征在于，所述第一金屬柵電極和第二金屬柵電極為多層堆疊結構，所述第一金屬柵電極包括第一功函數層和位于第一功函數層表面的第一金屬層，第二金屬柵電極包括第二功函數層和位于第二功函數層表面的第二金屬層，且所述第一金屬柵電極中的第一功函數層和第二金屬柵電極中的第二功函數層的材料或厚度不同。