[發(fā)明專利]半導體結構及其形成方法

有效

• 申請?zhí)枺?/td>: 201310011741.5
• 申請日: 2013-01-11
• 公開（公告）號: CN103928330B
• 公開（公告）日: 2017-05-24
• 發(fā)明（設計）人: 韓秋華
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/10
• 代理公司: 北京集佳知識產(chǎn)權代理有限公司11227
• 代理人: 駱蘇華

1.一種半導體結構的形成方法，其特征在于，包括：

提供半導體層，對所述半導體層進行刻蝕，形成第一開口；

在所述第一開口內填充滿應力材料；

對所述應力材料進行刻蝕，形成第二開口，所述第二開口的寬度小于第一開口的寬度，在第二開口側壁形成應力材料層；

對所述半導體層進行刻蝕，在所述應力材料層的一側側壁表面形成鰭部結構；

在所述鰭部結構側壁表面形成主柵結構，在所述應力材料層的側壁表面形成背柵結構。

2.如權利要求1所述的半導體結構的形成方法，其特征在于，形成所述應力材料層的工藝包括：在所述半導體層表面形成具有第三開口的第一掩膜層，以所述第一掩膜層為掩膜，對所述半導體層進行刻蝕，形成第一開口；在所述第一掩膜層的第三開口側壁形成側墻，以所述側墻和第一掩膜層為掩膜，對所述應力材料進行刻蝕，形成第二開口，在所述第二開口的兩側側壁形成應力材料層。

3.如權利要求2所述的半導體結構的形成方法，其特征在于，形成所述鰭部結構的工藝包括：去除所述側墻，對所述第三開口側壁的第一掩膜層進行刻蝕，形成開口寬度更大的第四開口，在所述第二開口和第四開口內形成第二掩膜層；去除第一掩膜層，以所述第二掩膜層為掩膜，對所述半導體層進行刻蝕，在所述應力材料層的一側側壁表面形成鰭部結構；去除所述第二掩膜層。

4.如權利要求3所述的半導體結構的形成方法，其特征在于，所述第二掩膜層的材料與第一掩膜層的材料不同。

5.如權利要求3所述的半導體結構的形成方法，其特征在于，對所述第三開口側壁的第一掩膜層進行刻蝕的工藝為干法刻蝕工藝或濕法刻蝕工藝。

6.如權利要求1所述的半導體結構的形成方法，其特征在于，所述第二開口的深度大于或等于第一開口的深度。

7.如權利要求1所述的半導體結構的形成方法，其特征在于，當所述半導體結構對應形成PMOS晶體管時，所述應力材料為碳化硅；當所述半導體結構對應形成NMOS晶體管時，所述應力材料為鍺硅。

8.如權利要求1所述的半導體結構的形成方法，其特征在于，形成所述主柵結構和背柵結構的具體工藝為：在所述鰭部結構和應力材料層側壁和頂部表面形成柵介質層和位于柵介質層表面的柵電極，利用回刻蝕工藝或化學機械研磨工藝去除位于鰭部結構和應力材料頂部表面的柵介質層和柵電極，在所述鰭部結構側壁表面形成主柵結構，在所述應力材料層的側壁表面形成背柵結構。

9.如權利要求1所述的半導體結構的形成方法，其特征在于，所述第一開口的寬度范圍為10納米～100納米，所述第一開口的深度范圍為10納米～100納米。

10.如權利要求1所述的半導體結構的形成方法，其特征在于，還包括：在所述主柵結構和背柵結構對應位置兩側的鰭部結構內形成源區(qū)和漏區(qū)。

11.如權利要求1所述的半導體結構的形成方法，其特征在于，所述半導體層為體硅襯底、體鍺襯底、絕緣體上硅襯底的硅材料層或絕緣體上鍺襯底的鍺材料層。

12.如權利要求1所述的半導體結構的形成方法，其特征在于，當所述半導體層為體硅襯或體鍺襯底時，形成鰭部結構后，在所述半導體層表面形成介質材料層。

13.如權利要求1所述的半導體結構的形成方法，其特征在于，當所述半導體層為絕緣體上硅襯底的硅材料層或絕緣體上鍺襯底的鍺材料層時，所述第二開口的深度與硅材料層或鍺材料層的厚度相等。