[發明專利]DDR2讀寫操作數字延遲鏈工藝-溫度-電壓控制器電路

有效

• 申請號: 201310010044.8
• 申請日: 2013-01-11
• 公開（公告）號: CN103226969A
• 公開（公告）日: 2013-07-31
• 發明（設計）人: 呂新浩;孫翼;高鵬;馬濤
• 申請（專利權）人: 昆山慧凝微電子有限公司
• 主分類號: G11C11/4063
• 分類號: G11C11/4063
• 代理公司: 南京知識律師事務所 32207
• 代理人: 張蘇沛

1.一種DDR2讀寫操作數字延遲鏈工藝-溫度-電壓控制器電路，其特征在于：它包括DDR2控制器命令檢測器、DDR2工藝-溫度-電壓調整控制器、DDR2寫操作時鐘數字延遲鏈控制器、DDR2寫操作DQS數字延遲鏈控制器和DDR2讀操作DQS數字延遲鏈控制器；該電路中，在DDR2控制器正常工作的情況下，DDR2控制器命令檢測器檢測DDR2控制器和DDR2存儲器之間的命令信號，當檢測到的命令為刷新(refresh)或者自動刷新(self?refesh)時，輸出refresh_state至DDR2工藝-溫度-電壓調整控制器；工藝-溫度-電壓發生變化時，DDR2工藝-溫度-電壓調整控制器在refesh_state有效的條件下，發出同步使能信號至DDR2寫操作DQS數字延遲鏈控制器和DDR2讀操作DQS數字延遲鏈控制器，更新讀寫操作數字延遲鏈。

2.根據權利要求1所述的控制器電路，其特征在于：所述DDR2控制器命令檢測器，輸入信號為DDR2控制命令cs_n，ras_n，cas_n，we_n，cke，?DDR2系統時鐘ddr_clk和DDR2系統復位信號resetn，輸出信號為DDR2刷新狀態refresh_state信號；DDR2控制器命令檢測器在DDR2系統復位信號resetn低電平時完成異步復位，refresh_state在復位狀態時為0。

3.根據權利要求2所述的控制器電路，其特征在于：當cs_n，ras_n，cas_n為0，we_n和cke為1時，DDR2控制器命令檢測器檢測到刷新(refresh)?或者自動刷新(self?refesh)命令，該信號為ddr_mem_refresh_tmp；在DDR2控制器時鐘域內，將ddr_mem_refresh_tmp用寄存器打一拍，得到ddr_mem_refresh_tmp延遲一個DDR2控制器系統時鐘后的ddr_mem_refresh_delay1cycle信號;?在DDR2控制器時鐘域內，通過DDR2寄存器將ddr_mem_refresh_tmp和ddr_mem_refresh_delay1cycle做或運算的結果refresh_state信號輸出至DDR2工藝-溫度-電壓調整控制器。

4.根據權利要求1所述的控制器電路，其特征在于：所述DDR2工藝-溫度-電壓調整控制器，輸入信號為DDR2系統時鐘ddr_clk，DDR2系統復位信號resetn，系統更新DDR2數字延遲鏈resync信號，系統更新數字延遲鏈使能信號auto_resync_en，DDR2數字延遲鏈鎖定lock信號，輸出更新DDR2讀寫操作數字延遲鏈oresync_dll至DDR2讀寫操作數字延遲鏈控制器；DDR2工藝-溫度-電壓調整控制器在DDR2系統復位信號resetn低電平時完成異步復位，oresync_dll在復位狀態時為0。

5.根據權利要求4所述的控制器電路，其特征在于：在DDR2數字延遲鏈鎖定lock信號有效的條件下，resync為1或者auto_resync_en和refresh_state信號同時為1時，輸出更新DDR2讀寫操作數字延遲鏈oresync_dll中間變量oresync_dll_tmp為1，在DDR2控制器時鐘域內，將oresync_dll_tmp用寄存器打一拍得到的oresync_dll信號輸出至DDR2讀寫操作數字延遲鏈控制器。

6.根據權利要求1所述的控制器電路，其特征在于：所述DDR2寫操作時鐘數字延遲鏈控制器，輸入信號為DDR2系統時鐘ddr_clk，DDR2系統復位信號resetn，DDR2系統寫操作時鐘配置寄存器write_clk_add_delay，write_clk_config_minus和write_clk_config_add，時鐘鎖定數字延遲鏈的鎖定lock信號和鎖定一個ddr_clk周期對應的延遲鏈延遲單元數量clock_locked_delaycell_num信號，輸出DDR2系統時鐘延遲3/4個相位所需的延遲單元數量對應的獨熱碼one_hot_write_clk_delaycell_num和write_clk_delaycell_num_odd至寫操作時鐘延遲鏈。