[發明專利]半導體堆棧結構及其制法

有效

• 申請號: 201310009469.7
• 申請日: 2013-01-10
• 公開（公告）號: CN103199065A
• 公開（公告）日: 2013-07-10
• 發明（設計）人: 林柏伸;許傳進;陳秉翔;江承翰;陳鍵輝;林錫堅;何彥仕
• 申請（專利權）人: 精材科技股份有限公司
• 主分類號: H01L23/00
• 分類號: H01L23/00;H01L21/78
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇

技術領域

本發明涉及一種半導體晶圓，尤指一種半導體堆棧結構及其制法。

背景技術

當半導體平面封裝相關技術到達極限時，可通過集成化滿足微小化的需求，所以有堆棧晶圓技術的發展。目前朝多個同質或異質的芯片堆棧發展，以達到多功能的目的。

如圖1A至圖1B所示的現有半導體堆棧結構1的制法，通過于一玻璃板10上形成一擋層100，以借該擋層100堆棧一由多個芯片11’組成的晶圓11，且各該芯片11’之間為切割線L，也就是，一晶圓11可切割出多個芯片11’。

其中，該晶圓11具有線路結構110，該線路結構110包含至少一介電層110a、形成于該介電層110a上的線路（圖略）與電性連接墊110b、110c。

接著，沿該切割線L進行一次直接切割制程，以獲得多個半導體堆棧結構1。

然而，現有切割制程中，通過一次切割完成，使該芯片11’所受的應力會朝芯片11’的中間處延伸集中，因而導致芯片11’的中間處容易破裂或損壞（如圖1C所示的標號K），造成芯片11’的線路或電性連接墊110b、110c受損，更甚者，將使該半導體堆棧結構1報廢。

因此，如何克服現有技術的應力向內延伸的問題，實為一重要課題。

發明內容

為解決上述現有技術的應力集中問題，本發明遂提出一種半導體堆棧結構及其制法，通過于基板上堆棧晶圓，再移除部分晶圓材質，以于該晶圓的切割線上形成切割槽，最后沿該切割槽切割該基板與晶圓，以使該芯片的邊緣形成翹曲部。

本發明提供一種半導體堆棧結構，包括：基板；以及芯片，其具有相對的第一表面與第二表面，該芯片的第一表面堆棧于該基板上，且該芯片的第一表面上具有線路結構，而該芯片的第一表面邊緣具有翹曲部。

本發明還提供一種半導體堆棧結構的制法，包括：于基板上堆棧晶圓，該晶圓具有接置該基板的第一表面與相對該第一表面的第二表面，該晶圓的第一表面上具有線路結構及切割區；移除該晶圓的部分材質，以形成對應該切割區的切割槽，令該切割區外露于該切割槽；以及進行切割，沿該切割槽切割該基板與該晶圓，以于該切割區上形成應力集中處，而使該切割區形成翹曲部。

由上可知，本發明的半導體堆棧結構及其制法，通過先移除部分晶圓材質再切割的方式，將應力集中于不具有線路的芯片邊緣，使應力不會延伸至芯片的中間處，因而降低線路損壞的風險。所以相較于現有技術的一次直接切割的方式，本發明半導體堆棧結構的制法可降低報廢的風險。

附圖說明

圖1A至圖1B為現有半導體堆棧結構的制法的剖面示意圖；

圖1C為圖1B的A的放大圖；以及

圖2A至圖2G為本發明半導體堆棧結構的制法的剖面示意圖。

附圖中符號的簡單說明如下：

1、2：??半導體堆棧結構

10：??玻璃板

100、200、200’：??擋層

11、21：??晶圓

11’、21’：??芯片

110、210：??線路結構

110a、210a：???介電層

110b、110c、210b、210c：??電性連接墊

20、20’：?基板

21a：??第一表面

21b：??第二表面

211：??切割區

211a：?翹曲部

212：??穿孔

213：??絕緣層

214：??線路層

214a：?導電結構

215：??保護層

216：??焊錫凸塊

22：???切割槽

23：???透鏡

P：????應力集中處

L：????切割線

K：????破裂或損壞。

具體實施方式

以下通過特定的具體實施例說明本發明的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本發明的其它優點及功效。