[發明專利]互連結構的制作方法

有效

• 申請號: 201310009281.2
• 申請日: 2013-01-10
• 公開（公告）號: CN103928390A
• 公開（公告）日: 2014-07-16
• 發明（設計）人: 張海洋;張城龍
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造領域，特別涉及一種互連結構的制作方法。

背景技術

在半導體集成電路中，半導體器件之間的信號傳輸需要高密度的金屬互連線，然而這些金屬互連線帶來的大電阻和寄生電容已經成為限制RC(resistance?capacitance)延遲繼續減小的主要因素。

在傳統的半導體工藝中，金屬鋁一般被用作半導體器件之間的金屬互連線，隨著半導體工藝的發展，金屬鋁互連線已經部分被金屬銅互連線所替代，這是因為與鋁相比，銅具有較小的電阻值，采用金屬銅互連線可減小RC延遲；另一方面，低介電常數絕緣材料被用作金屬層之間的介電層的主要成分，減少了金屬層之間的寄生電容，在實際應用中，我們一般將低介電常數絕緣材料稱為低k介電材料。基于這兩種材料的半導體制造工藝被稱作為大馬士革工藝(dual?damascene)。利用大馬士革工藝形成的大馬士革結構廣泛應用于生產線后端(back?end?of?line，BEOL)的半導體結構中。為了減小集成電路的RC延遲，提高集成電路的RC性能，隨著半導體技術的發展，大馬士革結構中的介電層材料從氧化硅替換為低k(一種介電常數)介電材料，又從低k介電材料替換為超低k介電材料。

請參考圖1，現有的大馬士革工藝的形成方法如下：

如圖1所示，提供半導體襯底100，該半導體襯底100上形成有柵極101，在柵極101的周圍形成有側墻102。在柵極兩側的襯底內形成sigma形凹槽103，該sigma形凹槽內填充鍺硅材料104。所述鍺硅材料104高于所述襯底表面。第一介質層105覆蓋側墻102、柵極101和鍺硅材料104，在第一介質層105上形成第二介質層106。

參考圖2和圖3，在第二介質層106上形成圖形化的第一掩膜層107，定義溝槽的位置，在第一掩膜層107上形成第二掩膜層108，定義通孔的位置。以第二掩膜層108為掩膜，刻蝕第一介質層106形成開口109，開口109的底部至部分第一介質層105，去除第二掩膜層108，以第一掩膜層107為掩膜對第一介質層105繼續刻蝕，當開口109的底部露出鍺硅材料104，則通孔110和溝槽111形成。去除第一掩膜層107。在通孔110底部的鍺硅材料104上形成金屬硅化物112。

參考圖4，在通孔110和溝槽111內部填充銅，形成互連結構113。

對利用上述方法形成的互連結構進行檢測發現，其所在的器件的性能不好。

發明內容

本發明解決的問題是現有形成互連結構的方法會影響器件的性能。

為解決上述問題，本發明提供一種局部互連結構的形成方法，包括：

提供半導體襯底，所述襯底上具有柵極，在柵極周圍具有側墻，柵極兩側的襯底內具有源極、漏極；

在所述源極、漏極上形成第一墊高層，所述第一墊高層具有導電能力；

形成介質層，覆蓋所述側墻、柵極、第一墊高層；

刻蝕所述介質層形成開口，所述開口底部露出所述第一墊高層；

在所述開口內填充導電材料，形成局部互連結構。

可選的，柵極兩側的襯底內具有凹槽，所述凹槽內具有半導體材料；柵極兩側的半導體材料分別作為源極和漏極；

所述第一墊高層的形成方法為：外延生長。

可選的，所述半導體材料為鍺硅材料或碳化硅材料，所述第一墊高層的材料為硅。

可選的，所述凹槽為sigma形凹槽。

可選的，形成第一墊高層后，形成介質層之前，還包括：去除部分高度的側墻，剩余側墻的頂面與所述第一墊高層頂面相平。

可選的，形成開口后，在所述第一墊高層的表面形成金屬硅化物。

可選的，在所述開口內填充導電材料之前，還包括：在所述金屬硅化物上形成第二墊高層，所述第二墊高層具有導電能力。

可選的，所述第二墊高層的材料為鈷鎢磷。

可選的，所述介質層為單層結構或疊層結構。

可選的，所述開口包括雙鑲嵌工藝中形成的通孔和溝槽。

可選的，所述柵極為前柵工藝的多晶硅柵極。

可選的，所述柵極為后柵工藝的金屬柵極。

可選的，所述側墻的材料為氮化硅。

可選的，去除部分高度側墻的方法為回刻。

可選的，所述介質層為低k材料或超低k材料。

與現有技術相比，本發明的實施例具有以下優點：