[發明專利]具有金屬柵極應激源的FINFET

有效

• 申請號: 201310007898.0
• 申請日: 2013-01-09
• 公開（公告）號: CN103325832A
• 公開（公告）日: 2013-09-25
• 發明（設計）人: 巫凱雄;奧野泰利;簡珮珊;曾偉雄
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/423;H01L21/336
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

技術領域

本發明一般地涉及半導體技術領域，更具體地來說，涉及場效應晶體管。

背景技術

半導體器件用在諸如計算機、手機等的大量電子裝置中。半導體器件包括集成電路，通過在半導體晶圓上沉積多種類型的薄膜材料，以及圖案化薄膜材料以形成集成電路來在半導體晶圓上形成集成電路。集成電路包括諸如金屬氧化物半導體(MOS)晶體管的場效應晶體管(FET)。

半導體工業目標之一是繼續縮減獨立FET的尺寸并提高其速度。為了實現這些目標，在32nm以下的晶體管節點中使用鰭式FET(FinFET)或多柵極晶體管。例如，FinFET不僅提高了區域密度，并且提高溝道的柵極控制。

近年來，已經利用替換柵極工藝構造FinFET。在這種工藝期間，FinFET最初設置有多晶硅柵極，這樣能夠更好地經受緊接處理操作的更為苛刻的處理條件。此后，在稍后的處理階段中，當處理條件不太苛刻時，從FinFET結構去除多晶硅柵極并且通過持久的金屬柵極代替。

已知替換柵極工藝還帶來了限制，從而隨著技術提升、集成水平提高以及部件尺寸變小而引起了更多的關注。

發明內容

為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了一種用于鰭式場效晶體管(FinFET)器件的柵極應激源，包括：底面，形成在柵極層的第一部分上，所述柵極層設置在淺溝槽隔離(STI)區域上方；第一應激源側壁，形成在所述柵極層的第二部分上，所述柵極層的第二部分設置在鰭的側壁上；以及第二應激源側壁，形成在所述柵極層的第三部分上，所述柵極層的第三部分設置在與所述鰭間隔開的結構的結構側壁上，所述第一應激源側壁與所述第二應激源側壁沒有超過所述鰭的高度。

在該柵極應激源中，所述底面與所述第一應激源側壁和所述第二應激源側壁由金屬形成。

在該柵極應激源中，所述底面、所述第一應激源側壁和第二應激源側壁中的一個或多個被配置為對所述鰭的晶體管溝道施加應力。

在該柵極應激源中，所述底面、所述第一應激源側壁和所述第二應激源側壁中的一個或多個被配置成對所述鰭的晶體管溝道提供拉伸應力。

在該柵極應激源中，所述底面、所述第一應激源側壁和所述第二應激源側壁中的一個或多個被配置成對所述鰭的晶體管溝道提供壓縮應力。

在該柵極應激源中，所述結構是第二鰭。

在該柵極應激源中，所述結構是層間介電層。

在該柵極應激源中，所述底面與所述第一應激源和所述第二應激源側壁由金屬形成。

根據本發明的另一方面，提供了一種鰭式場效晶體管(FinFET)器件，包括：鰭，提供晶體管溝道；結構，通過淺溝槽隔離(STI)區域與所述鰭間隔開；柵極層，形成在所述結構、所述STI區域、所述鰭上方；以及柵極應激源，形成在所述柵極層中設置在所述結構與所述鰭之間的所述STI區域上的第一部分上方，并且形成在所述柵極層中設置在所述鰭的側壁與所述結構的側壁上的第二部分上方。

在該器件中，所述柵極應激源包含金屬。

在該器件中，所述柵極應激源被配置成對所述鰭的晶體管溝道施加應力。

在該器件中，所述柵極應激源被配置成向所述鰭的晶體管溝道施加拉伸應力。

在該器件中，所述柵極應激源被配置成向所述鰭的晶體管溝道施加壓縮應力。

在該器件中，所述柵極應激源包括水平定向的底面之間的垂直定向的側壁。

在該器件中，所述柵極應激源的側壁沒有超過所述鰭的高度。

在該器件中，所述結構是第二鰭與層間介電層中的一個。

在該器件中，所述第二鰭通過所述STI區域與所述鰭間隔開，所述第二鰭相對于所述結構在所述鰭的相對側上，并且第二柵極應激源形成在所述鰭與所述第二鰭之間。

根據本發明的又一方面，提供了一種形成用于鰭式場效晶體管(FinFET)器件的柵極應激源的方法，包括：在柵極層的第一部分上形成底面，所述柵極層設置在淺溝槽隔離(STI)區域上方；在所述柵極層的第二部分上形成第一應激源側壁，所述柵極層的第二部分設置在鰭的側壁上；以及在所述柵極層的第三部分上形成第二應激源側壁，所述柵極層的第三部分設置在與所述鰭間隔開的結構的側壁上，所述第一應激源側壁與所述第二應激源側壁沒有超過所述鰭的高度。

該方法還包括利用原子層沉積工藝形成所述底面、所述第一應激源側壁以及所述第二應激源側壁，以對晶體管溝道提供拉伸應力。

該方法還包括利用物理汽相沉積工藝形成所述底面、所述第一應激源側壁以及所述第二應激源側壁，以對晶體管溝道提供壓縮應力。