[發明專利]半導體裝置

有效

• 申請號: 201280074138.5
• 申請日: 2012-07-19
• 公開（公告）號: CN104380459B
• 公開（公告）日: 2017-08-25
• 發明（設計）人: 富田和朗
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L21/822
• 分類號: H01L21/822;H01L21/3205;H01L21/60;H01L21/768;H01L23/12;H01L23/522;H01L27/04
• 代理公司: 中原信達知識產權代理有限責任公司11219
• 代理人: 權太白,謝麗娜

技術領域

本發明涉及半導體裝置，例如涉及具有元件形成區域和在俯視時包圍該元件形成區域的保護環區域的半導體裝置。

背景技術

公知有形成以晶圓級進行封裝所需的要素(再配線層和凸起電極)的裸芯片/倒裝芯片安裝用的芯片結構。這種芯片結構例如記載于日本特開2000-243754號公報(專利文獻1)、日本特開2010-192867號公報(專利文獻2)等中。

在上述兩個公報中記載的芯片結構中，在成為電極焊盤的導電層上形成有鈍化膜，在該鈍化膜上形成有有機絕緣膜、再配線層、凸起電極等。

現有技術文獻

專利文獻

專利文獻1：日本特開2000-243754號公報

專利文獻2：日本特開2010-192867號公報

發明內容

發明要解決的課題

但是在以往的芯片結構中，鈍化膜與形成在該鈍化膜上的有機絕緣膜之間的密接性變差，有機絕緣膜容易從鈍化膜脫落。

其他課題和新的特征通過本說明書的記載和附圖而變得明確。

用于解決課題的手段

根據一種實施方式，與鈍化膜相接地形成的第1感光性有機絕緣膜覆蓋在通過最上層導電層而產生的鈍化膜表面的階梯部的整周上，而且在整周上具有相比階梯部位于外周側的外周端緣。

發明效果

根據上述一種實施方式，能夠抑制第1感光性有機絕緣膜從鈍化膜剝離。

附圖說明

圖1是概略地示出實施方式1的芯片狀態的半導體裝置的結構的俯視圖。

圖2是放大示出圖1的芯片狀態的半導體裝置的俯視圖。

圖3是放大示出圖2的區域R1的局部俯視圖。

圖4是放大圖1的芯片狀態的半導體裝置的外周端緣附近而概略地示出的局部剖視圖。

圖5是進一步放大圖4中的外周端緣附近而概略地示出的局部剖視圖。

圖6是與圖5的剖面對應地示出實施方式1中的半導體裝置的制造方法的第1工序的概略剖視圖。

圖7是與圖5的剖面對應地示出實施方式1中的半導體裝置的制造方法的第2工序的概略剖視圖。

圖8是與圖5的剖面對應地示出實施方式1中的半導體裝置的制造方法的第3工序的概略剖視圖。

圖9是與圖5的剖面對應地示出實施方式1中的半導體裝置的制造方法的第4工序的概略剖視圖。

圖10是與圖5的剖面對應地示出實施方式1中的半導體裝置的制造方法的第5工序的概略剖視圖。

圖11是概略地示出關聯技術的半導體裝置的結構的剖視圖。

圖12是示出在關聯技術的半導體裝置的制造方法中使第1感光性有機絕緣膜顯影的工序的概略剖視圖。

圖13是示出在關聯技術的半導體裝置的制造方法中剝離了第1和第2感光性有機絕緣膜的樣子的概略剖視圖。

圖14是概略地示出實施方式2的芯片狀態的半導體裝置的結構的俯視圖。

圖15是放大圖14的芯片狀態的半導體裝置的外周端緣附近而概略地示出的局部剖視圖。

圖16是概略地示出實施方式3的芯片狀態的半導體裝置的結構的俯視圖。

圖17是放大圖16的芯片狀態的半導體裝置的外周端緣附近而概略地示出的局部剖視圖。

圖18是概略地示出實施方式4的芯片狀態的半導體裝置的結構的俯視圖。

圖19是放大圖18的芯片狀態的半導體裝置的外周端緣附近而概略地示出的局部剖視圖。

圖20是與圖5的剖面對應地示出實施方式4中的半導體裝置的制造方法的概略剖視圖。

圖21是概略地示出凸起電極位于焊盤用最上層導電層的正上方的結構的剖視圖。

圖22是概略地示出晶圓狀態的半導體裝置的結構的俯視圖。

具體實施方式

以下，根據附圖對實施方式進行說明。

(實施方式1)

參照圖1，本實施方式的芯片狀態的半導體裝置SD在表面具有多個凸起電極BP。

參照圖2和圖3，在俯視時(從相對于半導體基板SB(圖4、5)的表面正交的方向觀察)，在半導體裝置SD的表面的內周區域配置有元件形成區域，并且在最外周區域配置有劃片區域。在該元件形成區域與劃片區域之間，以包圍元件形成區域的整周的方式配置有保護環區域。

在保護環區域的最外周側以包圍保護環的整周的方式配置有硅烷縫(silane slit)SS。另外，上述多個凸起電極BP配置在元件形成區域內。