[發明專利]包括小于溝道面積的活躍浮柵區面積的器件

有效

• 申請號: 201280068671.0
• 申請日: 2012-04-30
• 公開（公告）號: CN104067392B
• 公開（公告）日: 2016-10-26
• 發明（設計）人: N.葛;A.L.格霍澤爾;C.S.霍;T.本杰明
• 申請（專利權）人: 惠普發展公司;有限責任合伙企業
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 張凌苗;胡莉莉

背景技術

在噴墨打印頭中，在N溝道金屬氧化物半導體（NMOS）芯片中已經使用熔絲技術（fuse technology）。在這些芯片中，選擇性地燃燒熔絲來對位進行編程。然而，熔絲技術和以該方式對熔絲進行編程具有缺點。熔絲相對大并且可以是不可靠的。并且，燃燒熔絲可以在編程期間損害噴墨的孔口層（orifice layer），并且，在熔絲燃燒完之后，來自熔絲的金屬碎屑可以被吸入墨水中并且引起在噴墨筆中的阻塞，導致不良質量的打印。

近年來，已經開發了電可編程只讀存儲器（EPROM）器件。這些EPROM器件包括沒有熔絲的行和列的傳導性網格。代替地，存儲器單元定位在每個行/列交叉處。每個存儲器單元包括晶體管結構和由薄的介電層彼此分離的兩個柵極。柵極中的一個是浮柵并且另一個是控制柵或者輸入柵。在未編程的存儲器單元中，浮柵沒有電荷，其使得閾值電壓是低的。在已編程的存儲器單元中，以電子對浮柵進行充電并且閾值電壓較高。為對存儲器單元編程，編程電壓（例如10到16伏特）被施加到控制柵和漏極。編程電壓將受激的電子拖到浮柵，由此增加閾值電壓。具有較低閾值電壓的存儲器單元是一個邏輯值并且具有較高閾值電壓的存儲器單元是另一邏輯值。

為讀取EPROM單元的狀態，在EPROM單元的串行路徑上偏置行列選擇晶體管。經由行列選擇晶體管讀取指示EPROM單元的邏輯值的EPROM單元的電阻。較高的EPROM電阻減少信噪比并且改進可靠性。

出于這些和其他原因，存在針對本發明的需要。

附圖說明

圖1是圖示了EPROM單元的一個示例的圖。

圖2是圖示了在EPROM芯片中的層的一個示例的圖。

圖3是圖示了使用圖2的EPROM芯片的層的EPROM單元的一個示例的圖。

圖4是圖示了EPROM陣列的一個示例的圖。

圖5是圖示了使用圖2的EPROM芯片的層的柵耦合的EPROM單元的一個示例的圖。

圖6是圖示了使用圖2的EPROM芯片的層的柵耦合的EPROM單元的另一示例的圖。

圖7是圖示了包括柵耦合EPROM單元的EPROM陣列的一個示例的圖。

圖8是圖示了包括EPROM單元的單獨和并行尋址的系統的一個示例的圖。

圖9是圖示了EPROM位的一個示例的圖。

圖10是圖示了使用圖2的EPROM芯片的層的EPROM單元的一個示例的頂視圖。

圖11A是圖示了在EPROM單元中的層和在EPROM單元中的電容的一個示例的圖。

圖11B是圖示了圖11A的EPROM單元的電容的圖。

圖12A是EPROM單元的沿著圖12B的線A-A的取得的橫截面圖。

圖12B是圖示了EPROM單元的一個示例的頂視圖。

圖13是圖示了具有每個都小于溝道寬度的活躍浮柵寬度和活躍溝道寬度的EPROM單元的一個示例的頂視圖。

圖14A是圖示了具有源極區、漏極區和溝道的襯底的一個示例的圖。

圖14B是圖示了布置在溝道上的浮柵的一個示例的圖。

圖14C是圖示了布置在浮柵、漏極區和源極區上的第二介電層的一個示例的圖。

圖14D是圖示了蝕刻的第二介電層的一個示例的圖。

圖14E是圖示了布置在第二介電層、浮柵、漏極區和源極區上的金屬1層的一個示例的圖。

圖14F是圖示了在蝕刻金屬1層來形成浮柵引線、漏極引線和源極引線之后的EPROM單元的一個示例的圖。

圖15A是圖示了未編程的EPROM單元的導通電阻的圖。

圖15B是圖示了已編程的EPROM單元的導通電阻的圖。

圖16是圖示了噴墨打印系統的一個示例的圖。

具體實施方式

在下文詳細的描述中，參考形成描述的一部分的附圖，并且在附圖中通過圖示的方式示出了在其中可以實現本發明的具體實施例。在這點上，參考描述的（一個或多個）圖的定向使用諸如“頂”、“底”、“前”、“后”、“在前”、“在后”等等的方向性術語。因為可以以多個不同的定向定位實施例的部件，所以出于說明的目的并且絕不限制地使用方向性術語。應理解在沒有背離本發明的范圍的情況下，可以利用其他實施例并且可以做出結構或邏輯改變。因此，下文詳細的描述不應被視為有限制意義，并且本發明的范圍由所附權利要求書限定。應理解本文描述的各種實施例的特征可以彼此組合，除非特別指出。