[發明專利]具有混合溝道材料的場效應晶體管

有效

• 申請號: 201280061803.7
• 申請日: 2012-11-07
• 公開（公告）號: CN104350597A
• 公開（公告）日: 2015-02-11
• 發明（設計）人: 郭德超;漢述仁;E·W·基維拉;徐崑庭
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 牛南輝;于靜

技術領域

本發明涉及一種互補金屬氧化物半導體(CMOS)電路，以及更特別地，涉及在相同的CMOS電路內采用不同溝道材料的技術。

背景技術

由于其良好的電子輸運性質，III-V材料(即，包括至少一種III族元素和至少一種V族元素的材料)已經被提出作為未來幾代互補金屬氧化物半導體(CMOS)電路。然而，在場效應晶體管中怎么使用III-V材料仍然有些挑戰。例如，具有III-V材料的p溝道FET沒有良好的界面質量，沒有好的空穴遷移率。這些缺陷目前為止阻礙了III-V材料在CMOS電路的廣泛應用。

因此，允許將沒有上述缺點的允許III-V材料集成在CMOS電路中的技術是希望的。

發明內容

本發明提供了一種可以在相同的互補金屬氧化物半導體(CMOS)電路中使用不同溝道材料的技術。在本發明的一個方面，提供了一種制造CMOS電路的方法。該方法包括以下步驟。提供具有在絕緣體上的第一半導體層的晶片。淺溝槽隔離被用來將第一半導體層劃分為至少兩個部分，該至少兩個部分中的一個作為電路的第一有源區，該至少兩個部分中的另一個作為電路的第二有源區域。凹陷在所述第一有源區中的第一半導體層。在所述第一有源區中已經被凹陷的所述第一半導體層上外延生長第二半導體層，其中所述第二半導體層包括具有至少一種Ⅲ族元素和至少一種Ⅴ族元素的材料。使用所述第二半導體層作為用于n-溝道場效應晶體管(n-FET)的溝道材料在所述第一有源區中形成所述n-FET。使用所述第一半導體層作為用于p溝道場效應晶體管(p-FET)的溝道材料在所述第二有源區中形成所述p-FET。

在本發明的另一方面，提供了一種CMOS電路。所述CMOS電路包括具有在絕緣體上的第一半導體層的晶片，其中，所述第一半導體層被劃分為至少兩個部分，所述至少兩個部分中的一個作為所述電路的第一有源區以及所述至少兩個部分中的另一個作為所述電路的第二有源區域，并且其中與所述第二有源區相比，所述第一有源區中的所述第一半導體層被凹陷；在所述第一有源區中的所述第一半導體層上的第二半導體層，所述第二半導體層包括具有至少一種III族元素和至少一種Ⅴ族元素的外延材料；形成在所述第一有源區中的n-FET，其中所述第二半導體層作為所述n-FET的溝道；以及形成在所述第二有源區中的p-FET，其中所述第一半導體層作為所述p-FET的溝道。

通過參考下面的詳細說明和附圖將更能完全的理解進一步的特征和本發明的優點。

附圖說明

圖1是根據本發明的實施例的示例了用于制造互補金屬氧化物半導體(CMOS)電路的起始結構，即具有在絕緣體上的第一半導體層的晶片，的橫截面圖；

圖2是根據本發明的實施例的示例了在晶片中已形成的兩個有源區(有源區域I和有源區域II)的橫截面圖；

圖3是根據本發明的實施例的示例了在有源區域中的已凹陷的第一半導體層的橫截面圖；

圖4是根據本發明的實施例的示例了在凹陷的第一半導體層之上在有源區內已外延生長的含有III-V材料的第二半導體層的橫截面圖，其中第二半導體層將作為在有源區域I中的溝道材料以及第一半導體層將作為在有源區域II中的溝道材料；

圖5是根據本發明的實施例的示例了在第一和第二半導體之上已形成的柵極電介質、在柵極電介質上已形成的柵極和在柵極的相對側上已形成的隔離物的橫截面圖；

圖6是根據本發明的實施例的示例了已形成在有源區域I和有源區域II中的每一個中的源極/漏極擴展區的截面圖；

圖7是根據本發明的實施例的示例了已被擴展以形成源極和漏極區的源極/漏極擴展區的橫截面圖；

圖8是根據本發明的實施例的示例了已形成到源極和漏極區的導電接觸的剖面圖。

具體實施方式

本文提供的是在單一互補金屬氧化物半導體(CMOS)電路中集成不同的溝道的材料的技術。用這樣的混合設計，諸如III-V材料的溝道材料可以被采用，例如，作為n溝道場效應晶體管(nFET)溝道材料，從而利用這些材料的有益的特性(例如電子輸運特性)。然而，在本配置中，不同的溝道材料，例如鍺(Ge)，可用于電路中的p溝道FET(pFET)，從而同時避免了與III-V材料和pFET相關聯的上述界面質量和空穴遷移率的問題。以該這種方式，兩個FET可以體驗高溝道載體遷移率的優點。圖1-8是示出用于制造采用混合溝道材料設計的CMOS電路的示例性方法。