[發明專利]用于測試嵌入式存儲器的存儲器硬宏分區優化

有效

• 申請號: 201280054443.8
• 申請日: 2012-09-18
• 公開（公告）號: CN103917879A
• 公開（公告）日: 2014-07-09
• 發明（設計）人: Y·佐里安;K·達賓延;G·托杰延
• 申請（專利權）人: 美商新思科技有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;陳穎

1.一種存儲器硬宏，包括：

功能輸入端口、功能輸出端口和從所述功能輸入端口到所述功能輸出端口的功能存儲器數據路徑，所述功能存儲器數據路徑按照從所述功能輸入端口到所述功能輸出端口的以下順序包括：

數據緩沖器電路陣列，包括來自存儲器實例的輸入鎖存器，

存儲器單元陣列，以及

感測放大器陣列，包括來自所述存儲器實例的輸出鎖存器；

掃描輸入端口、掃描輸出端口和從所述掃描輸入端口到所述掃描輸出端口的掃描數據路徑，所述掃描數據路徑按照從所述掃描輸入端口到所述掃描輸出端口的以下順序包括：

掃描觸發器陣列，所述掃描觸發器包括來自所述數據緩沖器電路陣列的輸入鎖存器；以及

來自所述感測放大器陣列的輸出鎖存器；

其中所述掃描數據路徑旁路所述存儲器單元陣列；以及

BIST輸入端口、BIST輸出端口和從所述BIST輸入端口到所述BIST輸出端口的BIST數據路徑，所述BIST數據路徑按照從所述BIST輸入端口到所述BIST輸出端口的以下順序包括：

來自所述數據緩沖器電路陣列的至少一個輸入鎖存器；

所述存儲器單元陣列；以及

來自所述感測放大器陣列的至少一個輸出鎖存器。

2.根據權利要求1所述的存儲器硬宏，其中將來自所述功能輸出端口的功能存儲器數據輸出的定時與來自所述掃描輸出端口的掃描數據輸出的定時進行匹配。

3.根據權利要求1所述的存儲器硬宏，其中所述輸入鎖存器和輸出鎖存器一起被鐘控。

4.根據權利要求1所述的存儲器硬宏，還包括預載荷端口、串行測試輸入端口、存儲器管線輸出端口和串行測試數據路徑，所述預載荷端口被配置用于啟用通過所述串行測試數據路徑的傳輸，所述串行測試數據路徑按照從所述串行測試輸入端口到所述存儲器管線輸出端口的以下順序包括：

BIST復用器電路；

來自所述數據緩沖器電路陣列的所述至少一個輸入鎖存器；

所述存儲器單元陣列；

旁路復用器電路；以及

BIST捕獲電路。

5.根據權利要求4所述的存儲器硬宏，其中所述BIST復用器電路包括：選擇輸入，耦合到所述預載荷端口以從所述串行測試輸入端口和存儲器管線輸出數據中的至少一項，以用于傳輸到BIST復用器輸出。

6.根據權利要求1所述的存儲器硬宏，其中所述掃描觸發器包括：掃描輸入鎖存器，被耦合以用于接收來自存儲器實例的所述輸入鎖存器的輸出、并且具有被配置用于向旁路復用器電路輸出掃描測試數據的輸出。

7.根據權利要求1所述的存儲器硬宏，其中所述存儲器實例是嵌入式靜態隨機存取存儲器(SRAM)。

8.根據權利要求1所述的存儲器硬宏，其中所述存儲器單元陣列在無刷新周期的功能模式中操作。

9.根據權利要求1所述的存儲器硬宏，其中在所述存儲器設計階段期間在所述存儲器硬宏內關閉與所述功能數據路徑、掃描數據路徑和BIST數據路徑關聯的定時。

10.一種存儲器硬宏，包括：

輸入復用器電路，具有用于從掃描測試數據、BIST測試數據和用戶數據進行選擇以用于向復用器輸出進行傳輸的選擇輸入；

掃描觸發器，包括第一輸入鎖存器電路，所述第一輸入鎖存器電路被耦合以用于接收所述復用器輸出，所述掃描觸發器被耦合以用于向與存儲器實例關聯的存儲器測試邏輯傳輸掃描測試數據，并且所述第一輸入鎖存器電路被耦合以用于向包括在所述存儲器實例中的存儲器陣列傳輸BIST測試數據和/或用戶數據；以及

BIST捕獲電路，包括輸出鎖存器電路，所述BIST捕獲電路被耦合以用于從所述存儲器陣列接收BIST測試數據和/或用戶數據，所述輸出鎖存器電路被耦合以用于從所述存儲器測試邏輯接收掃描測試數據。