[發(fā)明專利]納米線場效應晶體管器件有效
| 申請?zhí)枺?/td> | 201280054033.3 | 申請日: | 2012-10-16 |
| 公開(公告)號: | CN103930977A | 公開(公告)日: | 2014-07-16 |
| 發(fā)明(設計)人: | S·邦薩倫提普;G·M·科昂;J·W·斯雷特 | 申請(專利權)人: | 國際商業(yè)機器公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336 |
| 代理公司: | 北京市中咨律師事務所 11247 | 代理人: | 牛南輝;于靜 |
| 地址: | 美國*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 納米 場效應 晶體管 器件 | ||
技術領域
本發(fā)明通常涉及納米線場效應晶體管器件,更具體的,涉及在納米線場效應晶體管器件中的有源接觸區(qū)域。
背景技術
納米線場效應晶體管(FET)器件通常包括限定溝道區(qū)域的納米線部分。該溝道區(qū)域由包括介電層和導電層的柵極疊層部分圍繞。注入或摻雜施主或受主雜質(zhì)到所述納米線的部分或者連接到該溝道區(qū)域的擴展區(qū)域以形成有源區(qū)域。該有源區(qū)域通常由硅化物材料覆蓋,并形成接觸硅化物材料的導電接觸。
發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個實施例,一種形成場效應晶體管器件的方法包括:在襯底之上形成懸置的納米線,在所述襯底的一部分上并圍繞所述納米線的一部分形成虛設柵極疊層,去除所述納米線的暴露部分,從所述納米線的暴露部分外延生長納米線擴展部分,在所述襯底的暴露部分、所述虛設柵極疊層以及所述納米線擴展部分上沉積半導體材料層,以及去除所述半導體材料的部分以形成鄰近所述虛設柵極疊層設置并接觸所述納米線擴展部分的側壁接觸區(qū)域。
根據(jù)本發(fā)明的又一個實施例,一種形成場效應晶體管器件的方法包括:在襯底之上形成懸置的納米線,在所述襯底的一部分上并圍繞所述納米線的一部分形成虛設柵極疊層,去除所述納米線的暴露部分,去除所述虛設柵極疊層的一部分以進一步暴露所述納米線的部分,在所述襯底的暴露部分、所述虛設柵極疊層以及所述納米線的暴露部分上沉積半導體材料層,以及去除所述半導體材料的部分以形成鄰近所述虛設柵極疊層設置并接觸所述納米線的側壁接觸區(qū)域。
根據(jù)本發(fā)明的又一個實施例,一種形成場效應晶體管器件的方法包括:在襯底之上形成懸置的納米線,在所述納米線之上設置介電層,在所述介電層和所述襯底的暴露部分之上沉積導電層,在所述導電層的一部分上構圖硬掩模層,去除所述導電層的暴露部分以形成柵極疊層,去除所述介電層的暴露部分以暴露所述納米線的部分,去除納米線的暴露部分,從所述納米線的暴露部分外延生長納米線擴展部分,在所述襯底的暴露部分、所述柵極疊層以及所述納米線擴展部分上沉積半導體材料層,以及去除所述半導體材料的部分以形成鄰近所述柵極疊層設置并接觸所述納米線擴展部分的側壁接觸區(qū)域。
根據(jù)本發(fā)明的又一個實施例,一種場效應晶體管器件包括納米線、包括設置在所述納米線上的柵極介電層及設置在所述介電層和襯底上的柵極導體層構成的柵極疊層,以及包括鄰近所述柵極疊層設置在所述襯底上的側壁接觸部分的有源區(qū)域,所述側壁接觸部分與所述納米線電接觸。
通過本發(fā)明的技術實現(xiàn)附加的特性和優(yōu)勢。在本文中詳細描述了本發(fā)明的其他實施例和方面并且認為是所要求保護發(fā)明的一部分。為了對本發(fā)明優(yōu)勢與特征的更好理解,參考說明書和附圖。
附圖說明
被視為本發(fā)明的主題在說明書的結尾處的權利要求中特別指出和明確要求保護。結合附圖并通過下文的詳細說明,本發(fā)明的前述和其它特征以及優(yōu)點是顯而易見的,各圖中:
圖1A-圖17B示出用于制造FET器件的示例性方法,對于這一點:
圖1A示出納米線的截面圖。
圖1B示出圖1A的頂視圖。
圖2A示出在納米線體的平滑和細化之后的納米線的截面圖。
圖2B示出圖2A的頂視圖。
圖3A示出光刻構圖介電層的沉積的截面圖。
圖3B示出圖3A的頂視圖。
圖4A示出光刻可構圖介電層的構圖與顯影的截面圖。
圖4B示出圖4A的頂視圖。
圖5A示出去除納米線的暴露部分的截面圖。
圖5B示出圖5A的頂視圖。
圖6A示出選擇性外延生長的截面圖。
圖6B示出圖6A的頂視圖。
圖7A示出沉積非晶層的截面圖。
圖7B示出圖7A的頂視圖。
圖8A示出去除非晶層的部分的截面圖。
圖8B示出圖8A的頂視圖。
圖8C示出細納米線的例子的截面圖。
圖8D示出粗納米線的例子的截面圖。
圖9A示出去除非晶層的殘留區(qū)域的截面圖。
圖9B示出圖9A的頂視圖。
圖10A示出通過離子注入摻雜的截面圖。
圖10B示出圖10A的頂視圖。
圖11A示出形成硅化物的截面圖。
圖11B示出圖11A的頂視圖。
圖12A示出沉積覆蓋層的截面圖。
圖12B示出圖12A的頂視圖。
圖13A示出覆蓋層平面化的截面圖。
圖13B示出圖13A的頂視圖。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于國際商業(yè)機器公司,未經(jīng)國際商業(yè)機器公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201280054033.3/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





