[發明專利]制造碳化硅半導體器件的方法

有效

• 申請號: 201280053966.0
• 申請日: 2012-10-30
• 公開（公告）號: CN103946431A
• 公開（公告）日: 2014-07-23
• 發明（設計）人: 本家翼;原田真
• 申請（專利權）人: 住友電氣工業株式會社
• 主分類號: C30B29/36
• 分類號: C30B29/36;H01L21/336;H01L21/66;H01L29/12;H01L29/78
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 李蘭;孫志湧

技術領域

本發明涉及一種制造碳化硅半導體器件的方法，更特別地，涉及一種制造采用具有六方晶體結構的碳化硅襯底的碳化硅半導體器件的方法。

背景技術

近年來，碳化硅襯底已經開始用于制造半導體器件。碳化硅具有比硅大的帶隙。因此，有利地，采用這種碳化硅襯底的半導體器件具有高擊穿電壓、低導通電阻以及在高溫環境下很少劣化的性質。

為了提升采用上述碳化硅襯底的半導體器件的良率，需要控制碳化硅襯底中的位錯。例如，日本專利公布No.2010-184833(專利文獻1)公開了可以通過在[0001]軸和貫穿(0001)面的穿透位錯的位錯線的方向之間形成22.5°或更小的角度來抑制器件(半導體器件)的性質劣化及其良率的降低。

引證文獻列表

專利文獻

PTL1：日本專利公布No.2010-184833

發明內容

技術問題

在日本專利公布No.2010-184833(專利文獻1)中描述的方法中，通過控制形成在碳化硅襯底上的外延膜中的位錯線的方向來降低位錯密度。但是，僅用降低外延膜中的位錯的密度，難以充分提升半導體器件的良率。

已經提出本發明以解決上述問題，并且本發明提供一種制造半導體器件的方法，以便提升半導體器件的良率。

問題的解決手段

作為發明人針對半導體器件的良率和位錯密度之間的關系的勤勉的研究結果，發明人已經發現僅降低其上形成了外延層的襯底表面(即襯底的正側表面)中的位錯密度不足以提升半導體器件的良率，并且已經發現為了提升半導體器件的良率，重要的是降低其上形成了電極的襯底表面(即襯底的背側表面)中的位錯密度。以下說明其原因。

在具有對應于{0001}面的主表面的碳化硅襯底中，存在兩種類型的晶體缺陷。一種是被稱為“穿透位錯”的晶體缺陷。這種穿透位錯是在垂直于晶體的生長面的方向(<0001>方向)上生長的晶體缺陷。另一種是被稱為“堆疊層錯”或“基面位錯”的晶體缺陷，它們都是在平行于{0001}面的方向(<11-20>方向)上生長的晶體缺陷。在通過切割晶錠獲得具有對應于(0001)面的主表面的襯底的情況下，在襯底的正側表面中的穿透位錯的密度和其背側表面中的穿透位錯的密度之間基本上沒有區別，因為穿透位錯在垂直于其主表面的方向上生長。相反，與穿透位錯的情況不同，在平行于(0001)面的方向上存在的諸如堆疊層錯或基面位錯的位錯密度在襯底的正側表面和背側表面之間可以是不同的。

當背側表面中的位錯密度增加時，襯底將改變形狀。具體地，無論對襯底是否經受諸如熱處理或膜形成處理的處理，指示襯底翹曲量的SORI值都將改變。由于熱處理等造成的襯底的SORI值的改變使得在諸如光刻的后續步驟中難以進行位置對準。這導致使用這種襯底制作的半導體器件的良率降低。在使用其正側表面具有低位錯密度但是背側表面具有高位錯密度的襯底來執行器件形成處理的情況下，SORI值將在器件形成處理之前的SORI值和器件形成處理之后的SORI值之間變化。當SORI值的改變量大時，光刻步驟中出現位置不對準(圖案不對準)的比率將變大，因此致使半導體器件的良率的降低。換言之，為了提升半導體器件的良率，需要通過降低襯底的背側表面中的位錯密度來減小SORI值的改變量。

為了實現這個目標，本發明中的制造碳化硅半導體器件的方法包括以下步驟。制備具有第一主表面和與第一主表面相反的第二主表面的碳化硅襯底。在第一主表面上形成電極。碳化硅襯底具有六方晶體結構。第一主表面相對于{0001}面具有±8°或更小的偏離角。第一主表面具有以下性質：當用具有等于或大于碳化硅的帶隙的能量的激發光照射時，在第一主表面中以1×10⁴cm^-2或更小的密度產生處于750nm或更大的波長范圍內的發光區。

處于750nm或更大的波長范圍內的發光區的密度與位錯密度密切相關。當使用具有第一主表面(背側表面)中的發光區的密度是1×10⁴cm^-2或更小的性質的碳化硅襯底制造半導體器件時，可以降低由熱處理等造成的襯底的翹曲的改變量。因此，在光刻步驟中發生位置不對準的頻率會降低，由此提升半導體器件的良率。

優選地，制造碳化硅半導體器件的方法還包括在第二主表面上形成外延層的步驟。以此方式，在襯底的正側表面上形成外延層。