[發(fā)明專利]可編程邏輯裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 201280024149.2
• 申請(qǐng)日: 2012-05-08
• 公開(kāi)（公告）號(hào): CN103563254A
• 公開(kāi)（公告）日: 2014-02-05
• 發(fā)明（設(shè)計(jì)）人: 米田誠(chéng)一;西島辰司
• 申請(qǐng)（專利權(quán)）人: 株式會(huì)社半導(dǎo)體能源研究所
• 主分類號(hào): H03K19/177
• 分類號(hào): H03K19/177
• 代理公司: 中國(guó)專利代理(香港)有限公司 72001
• 代理人: 葉曉勇;湯春龍

技術(shù)領(lǐng)域

本發(fā)明涉及一種可編程邏輯裝置和包含該可編邏輯裝置的半導(dǎo)體裝置。另外，本發(fā)明涉及一種包含該半導(dǎo)體裝置的電子設(shè)備。

背景技術(shù)

通常，以集成電路（IC）、大規(guī)模集成電路（LSI）為代表的半導(dǎo)體集成電路在制造時(shí)電路結(jié)構(gòu)已被固定，而不能在制造后對(duì)其電路結(jié)構(gòu)進(jìn)行改變。相對(duì)于此，被稱為可編程邏輯裝置（PLD:Programmable?Logic?Device）的半導(dǎo)體集成電路具有以各由多個(gè)邏輯電路構(gòu)成的單位邏輯塊通過(guò)布線相互電連接的結(jié)構(gòu)。在可編程邏輯裝置中，可以利用電信號(hào)控制各邏輯塊的電路結(jié)構(gòu)。

因此，可編程邏輯裝置的設(shè)置即使在制造后也可以進(jìn)行變更。因此，通過(guò)使用可編程邏輯裝置可以大幅度地縮減半導(dǎo)體集成電路設(shè)計(jì)、開(kāi)發(fā)所耗費(fèi)的時(shí)間及成本。

可編程邏輯裝置包括復(fù)雜PLD（CPLD）、現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA：Field?Programmable?Gate?Array）。無(wú)論哪一種可編程邏輯裝置，都是利用在各邏輯塊間的布線的交叉部中的可編程開(kāi)關(guān)來(lái)控制各邏輯塊的連接，該可編程開(kāi)關(guān)根據(jù)儲(chǔ)存在存儲(chǔ)部的數(shù)據(jù)（配置數(shù)據(jù)）而工作。換言之，數(shù)據(jù)被編程在用來(lái)控制邏輯塊間的布線連接的各可編程開(kāi)關(guān)中，由此可以改變可編程邏輯裝置的電路結(jié)構(gòu)。

易失性存儲(chǔ)器如靜態(tài)隨機(jī)存取存儲(chǔ)器（Static?Random?Access?Memory：SRAM）主要使用于該可編程邏輯裝置的存儲(chǔ)部。另一方面，如專利文獻(xiàn)1所示那樣，如閃存等的包括浮動(dòng)?xùn)艠O晶體管的非易失性存儲(chǔ)器有時(shí)包含在該存儲(chǔ)部中。

[參考文獻(xiàn)]

[專利文獻(xiàn)]

[專利文獻(xiàn)1]?日本專利申請(qǐng)公開(kāi)2002-374165號(hào)公報(bào)。

發(fā)明內(nèi)容

近年，降低電子設(shè)備的耗電量成為重要課題，并且對(duì)用于電子設(shè)備的半導(dǎo)體集成電路的耗電量降低的需求也日益增高。為了降低耗電量，已提出了一種驅(qū)動(dòng)方法，其中，暫時(shí)停止對(duì)半導(dǎo)體裝置整體或其一部分的電源電位的供給，并且在需要的時(shí)候僅對(duì)需要的電路塊供給電源電位（這種方法以下稱為常關(guān)閉（normally-off）驅(qū)動(dòng)方法）。

但是，在用來(lái)控制邏輯塊間的布線連接的可編程開(kāi)關(guān)的存儲(chǔ)部中包含易失性存儲(chǔ)器的可編程邏輯裝置中，當(dāng)電源電位的供給停止時(shí)，儲(chǔ)存在存儲(chǔ)部中的配置數(shù)據(jù)消失。因此，在可編程開(kāi)關(guān)的存儲(chǔ)部中包含易失性存儲(chǔ)器的可編程邏輯裝置中，每進(jìn)行一次電源的供給就需要對(duì)該易失性存儲(chǔ)器寫(xiě)入配置數(shù)據(jù)。因此，從供給電源到可編程邏輯裝置的啟動(dòng)，有很長(zhǎng)的延遲時(shí)間。也就是說(shuō)，在可編程開(kāi)關(guān)的存儲(chǔ)部中包含易失性存儲(chǔ)器的可編程邏輯裝置中，很難采用暫時(shí)停止電源電位的供給的常關(guān)閉驅(qū)動(dòng)方法。

當(dāng)將具有浮動(dòng)?xùn)艠O晶體管的非易失性存儲(chǔ)器用于可編程邏輯裝置的用來(lái)控制各邏輯塊間的布線連接的可編程開(kāi)關(guān)的存儲(chǔ)部時(shí)，通過(guò)常關(guān)閉驅(qū)動(dòng)方法，即使暫時(shí)停止電源電位的供給也可以保持配置數(shù)據(jù)。但是，由于在進(jìn)行數(shù)據(jù)的寫(xiě)入時(shí)對(duì)浮動(dòng)?xùn)艠O注入電子，因此需要高電位；由此，存在進(jìn)行寫(xiě)入時(shí)需要較長(zhǎng)時(shí)間的問(wèn)題。另外，由于該寫(xiě)入時(shí)的隧道電流，浮動(dòng)?xùn)艠O的柵極絕緣層容易發(fā)生劣化。

鑒于上述問(wèn)題，本發(fā)明的目的是提供一種即使在沒(méi)有供給電源電位的情況下也可以保持配置數(shù)據(jù)，且供給電源后的啟動(dòng)時(shí)間短，并能夠進(jìn)行低耗電量工作的可編程邏輯裝置。

在所公開(kāi)的發(fā)明的一個(gè)方式中，用來(lái)控制邏輯塊間的布線連接的可編程開(kāi)關(guān)的存儲(chǔ)部中的晶體管包含能夠充分減小晶體管的關(guān)態(tài)電流（off-state?current）的材料，例如寬帶隙半導(dǎo)體的氧化物半導(dǎo)體材料。當(dāng)使用能夠充分減小晶體管的關(guān)態(tài)電流的半導(dǎo)體材料時(shí)，即使在沒(méi)有供給電源電位的情況下也可以保持配置數(shù)據(jù)。下面說(shuō)明本說(shuō)明書(shū)中公開(kāi)的可編程邏輯裝置的具體結(jié)構(gòu)。

所公開(kāi)的發(fā)明的一個(gè)方式是一種可編程邏輯裝置，該可編程邏輯裝置包括分別包含多個(gè)邏輯電路的多個(gè)邏輯塊、與多個(gè)邏輯塊電連接且在行方向或列方向上延伸的多個(gè)布線、以及分別設(shè)置在多個(gè)布線的交叉部分且控制該交叉部分的多個(gè)布線的連接的多個(gè)布線選擇電路。多個(gè)布線選擇電路的每一個(gè)包括與交叉部分的多個(gè)布線的兩個(gè)布線電連接且控制兩個(gè)布線的連接的至少一個(gè)可編程開(kāi)關(guān)。可編程開(kāi)關(guān)包括第一晶體管和第二晶體管。第一晶體管的源電極和漏電極的一方與多個(gè)布線的一個(gè)電連接，第一晶體管的源電極和漏電極的另一方與多個(gè)布線的另一個(gè)電連接。第二晶體管的源電極和漏電極的一方與第一晶體管的柵電極電連接。第二晶體管包括氧化物半導(dǎo)體層。從第二晶體管的源電極和漏電極的另一方輸入的電位保持于第一晶體管的柵電極。