[發明專利]存儲器單元、形成存儲器單元的方法及形成存儲器陣列的方法

有效

• 申請號: 201280017915.2
• 申請日: 2012-03-06
• 公開（公告）號: CN103503142A
• 公開（公告）日: 2014-01-08
• 發明（設計）人: 劉峻;約翰·K·查胡瑞
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 孫寶成

技術領域

存儲器單元、形成存儲器單元的方法及形成存儲器陣列的方法。

背景技術

存儲器是一種類型的集成電路，且在計算機系統中用于存儲數據。集成式存儲器通常制作成一個或一個以上個別存儲器單元陣列。所述存儲器單元經配置而使存儲器以至少兩種不同可選擇狀態進行保持或存儲。在二進制系統中，將所述狀態視為“0”或“1”。在其它系統中，至少一些個別存儲器單元可經配置以存儲兩個以上信息電平或信息狀態。

一種類型的存儲器是相變隨機存取存儲器(PCRAM)。此種存儲器利用相變材料作為可編程材料。可用于PCRAM中的實例性相變材料是奧佛電子(ovonic)材料，例如各種硫屬化合物。

通過施加適當電刺激，相變材料從一個相可逆地變換為另一相。每一相可用作一存儲器狀態，且因此個別PCRAM單元可具有對應于相變材料的兩個可誘發相的兩個可選擇存儲器狀態。

PCRAM單元可在一對電極之間包含一定體積的相變材料。所述體積的一部分將在所述單元的操作期間改變相，且此部分可稱作切換體積。所述切換體積經常為所述相變材料的總體積的小分數，且因此存儲器單元內的相變材料的大部分在所述單元的操作期間可保持處于靜態相中。

圖1展示在一對電極12與16之間包含相變材料14的現有技術存儲器單元10。所述相變材料在其中具有切換體積18，且此切換體積直接在底部電極12上方且直接抵靠底部電極12。用虛線19示意性地圖解說明所述切換體積的外邊界。

在操作中，所述底部電極可充當加熱器來提升所述切換體積內的溫度，此與所述相變材料內的自加熱組合可誘發相變。區21對應于所述切換體積的直接抵靠所述底部電極的一部分。在其中不經由所述底部電極損失熱的理想現有技術情形中，此區可為在存儲器單元的操作期間切換體積材料的最高溫度區。

圖1的配置的問題是可能存在從所述切換體積經由所述底部電極的熱損失。此熱損失減小存儲器單元的操作效率。另一問題是所述切換體積的最高溫度區可因經由所述底部電極的熱損失而遠離所述電極移位，此可導致較高溫度要求及編程電流要求。一些現有技術構造可具有遠熱于相變材料的熔點的相變材料的最高溫度區，此可能隨時間對所述存儲器單元有害及／或可能導致過多功率消耗。而且，圖1的現有技術存儲器配置可需要大的切換體積橫截面積以完全覆蓋電極表面，此可導致高編程電流要求。將需要開發減輕或防止與圖1的現有技術存儲器單元相關聯的問題的新存儲器單元。

發明內容

附圖說明

圖1是現有技術PCRAM單元的示意性橫截面圖。

圖2是實例性PCRAM單元的示意性橫截面圖，其具有在所述單元的可編程材料內中心定位的切換體積。

圖3是實例性實施例PCRAM單元的示意性三維視圖。

圖4是在圖3PCRAM單元的可編程材料板之間的重疊區的示意圖。

圖5是另一實例性實施例PCRAM單元的示意性三維視圖。

圖6是可用于圖5的PCRAM單元的各種存儲器狀態的圖形圖解說明。

圖7是另一實例性實施例PCRAM單元的示意性三維視圖。

圖8是可用于圖7的PCRAM單元的各種存儲器狀態的圖形圖解說明。

圖9是另一實例性實施例PCRAM單元的示意性橫截面圖。

圖10到12是在形成存儲器陣列的實例性實施例方法的處理階段處的半導體構造的示意性俯視圖及示意性截面側視圖。圖11的橫截面側視圖沿著圖10及12的線11-11，且圖12的橫截面側視圖沿著圖10及11的線12-12。

圖13到15是在圖10到12的處理階段之后的處理階段處圖10到12的半導體構造的示意性俯視圖及示意性截面側視圖。圖14的橫截面側視圖沿著圖13及15的線14-14，且圖15的橫截面側視圖沿著圖13及14的線15-15。

圖16到18是在圖13到15的處理階段之后的處理階段處圖10到12的半導體構造的示意性俯視圖及示意性截面側視圖。圖17的橫截面側視圖沿著圖16及18的線17-17，且圖18的橫截面側視圖沿著圖16及17的線18-18。

圖19到21是在圖16到18的處理階段之后的處理階段處圖10到12的半導體構造的示意性俯視圖及示意性截面側視圖。圖20的橫截面側視圖沿著圖19及21的線20-20，且圖21的橫截面側視圖沿著圖19及20的線21-21。