[發明專利]具有完全硅化的鰭片的鰭片FET結構

有效

• 申請號: 201280006806.0
• 申請日: 2012-01-23
• 公開（公告）號: CN103348481A
• 公開（公告）日: 2013-10-09
• 發明（設計）人: A·布賴恩特;卜惠明;郭德超;W·E·亨施;葉俊呈
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 于靜;張亞非

相關申請的交叉引用

本申請與2011年11月27日提交的名稱為“FinFET?STRUCTURE?HAVING?FULLY?SILICIDED?FINS”的美國專利申請13/015,123有關并且要求該專利申請的優先權，該專利申請的公開內容通過引用的方式結合在本申請中。

技術領域

本發明總體上涉及鰭片FET半導體器件，更具體地涉及鰭片FET器件的外部電阻減小。

背景技術

對于與超大規模集成半導體器件相關聯的高密度和性能的不斷增加的需求，需要諸如柵極長度的設計特征在100納米（nm）以下、高可靠性和增加的制造吞吐量。設計特征減小到100nm以下對傳統方法的極限提出了挑戰。

例如，當傳統平面金屬氧化物半導體場效應晶體管（MOSFET）的柵極長度按比例縮放到100nm以下時，與短溝道效應相關聯的問題，諸如源極和漏極之間的過大的漏電流，變得越來越難以克服。此外，遷移率劣化以及一些工藝問題也使得難以按比例縮放常規MOSFET以包含不斷減小的器件特征。因此，新器件結構被用來提高FET性能以及允許器件的進一步按比例縮放。

雙柵極MOSFET代表了已經被認為是接替現有平面MOSFET的候選結構的新結構。在雙柵極MOSFET中，兩個柵極被用來控制短溝道效應。鰭片FET是呈現出良好短溝道性能的雙柵極結構。鰭片FET包括形成在垂直鰭片中的溝道。鰭片FET結構也可以使用與用于常規平面MOSFET的布局和工藝技術類似的布局和工藝技術來制造。

發明內容

根據示例性實施例的第一方面，通過提供一種制造半導體器件的方法，實現上述的示例性實施例的各種優點和目的。該方法包括：在半導體襯底上形成多個鰭片，所述鰭片包括半導體材料；在所述多個鰭片中的每一個之上并與其相接觸地形成柵極電極；在所述柵極電極和所述多個鰭片之上沉積絕緣體層；在所述絕緣體層中蝕刻溝槽開口，該溝槽開口暴露所述多個鰭片并且在所述多個鰭片之間延伸；通過所述溝槽開口硅化所述多個鰭片；以及用與所述硅化的鰭片接觸的金屬填充所述溝槽開口以形成連接所述多個鰭片的局部互連。

根據示例性實施例的第二方面，提供了一種制造半導體器件的方法。該方法包括：在半導體襯底上形成多個鰭片，所述鰭片包括半導體材料并且具有第一和第二側表面；在所述多個鰭片中的每一個上并與其相接觸地形成柵極電極；在所述柵極電極上形成間隔物；在所述第一和第二側表面上形成間隔物，該間隔物僅覆蓋所述第一和第二側表面的與所述半導體襯底鄰近的部分；在所述柵極電極和所述多個鰭片之上沉積絕緣體層；在所述絕緣體層中蝕刻溝槽開口，該溝槽開口暴露所述多個鰭片并且在所述多個鰭片之間延伸；通過所述溝槽開口硅化所述多個鰭片，所述硅化向下延伸到所述第一和第二側表面上的所述間隔物；用與所述硅化的鰭片接觸的金屬填充所述溝槽開口以形成連接所述多個鰭片的局部互連。

根據示例性實施例的第三方面，提供了一種半導體器件。該半導體器件包括：具有多個鰭片的半導體襯底，所述鰭片包括半導體材料；在所述多個鰭片中的每一個之上并與其相接觸的柵極電極；在所述柵極電極和所述多個鰭片之上的絕緣體層；在所述絕緣體層中的溝槽開口，所述溝槽開口暴露所述多個鰭片并且在所述多個鰭片之間延伸，所述多個鰭片通過所述溝槽開口被硅化；以及所述溝槽開口被與所述硅化的鰭片接觸的金屬填充以形成連接所述多個鰭片的局部互連。

根據示例性實施例的第四方面，提供了一種半導體器件。該半導體器件包括：在半導體襯底上的多個鰭片，所述鰭片包括半導體材料并且具有第一和第二側表面；在所述多個鰭片中每一個之上并與其接觸的柵極電極；在所述柵極電極上的間隔物；在所述第一和第二側面上的間隔物，該間隔物僅覆蓋所述第一和第二側表面的與所述半導體襯底鄰近的部分；在所述柵極電極和所述多個鰭片之上的絕緣體層；在所述絕緣體層中的溝槽開口，所述溝槽開口暴露所述多個鰭片并且在所述多個鰭片之間延伸，其中所述多個鰭片通過所述溝槽開口被硅化，所述硅化向下延伸到所述第一和第二側表面上的間隔物；以及所述溝槽開口被與所述硅化的鰭片接觸的金屬填充以形成連接所述多個鰭片的局部互連。

附圖說明

特別地，在所附權利要求中闡述被認為是新穎的示例性實施例的特征以及示例性實施例的元件特性。附圖僅為圖示的目的并且未按比例繪制。參考結合附圖的以下詳細描述，可以最佳地理解示例性實施例本身的組織和操作方法，在附圖中：

圖1-9B示出了根據本發明示例性實施例制造的鰭片FET半導體器件的示例性圖示，其中：

圖1示出了硅層上的構圖的光致抗蝕劑掩模；