[實用新型]負電荷泵電路

有效

• 申請號: 201220734121.5
• 申請日: 2012-12-27
• 公開（公告）號: CN203151371U
• 公開（公告）日: 2013-08-21
• 發明（設計）人: 科奈斯·P·斯諾登
• 申請（專利權）人: 快捷半導體（蘇州）有限公司;快捷半導體公司
• 主分類號: H02M3/07
• 分類號: H02M3/07
• 代理公司: 北京派特恩知識產權代理事務所(普通合伙) 11270
• 代理人: 武晨燕;張穎玲

1.一種負電荷泵電路，包括：

第一PMOS/NMOS開關對，耦合在負電壓輸出端和基準電勢之間；

第二PMOS/NMOS開關對，耦合在所述負電壓輸出端和基準電勢之間；

第一電容器，具有耦合到第一時鐘信號的正節點和耦合到所述第一PMOS/NMOS開關對及所述第二PMOS/NMOS開關對的負節點，所述第一時鐘信號配置為對所述第一電容器充電，所述負節點配置為控制所述第二PMOS/NMOS開關對的導通狀態；

第二電容器，具有耦合到第二時鐘信號的正節點和耦合到所述第二PMOS/NMOS開關對及所述第一PMOS/NMOS開關對的負節點，所述第二時鐘信號配置為對所述第二電容器充電，所述負節點配置為控制所述第一PMOS/NMOS開關對的導通狀態；

第一阻塞電路，耦合到所述第一PMOS/NMOS開關對的PMOS開關并耦合到所述基準電勢，所述第一阻塞電路配置為防止所述第一電容器的負節點處的電荷經所述第一PMOS/NMOS開關對的PMOS開關泄露到所述基準電勢；和

第二阻塞電路，耦合到所述第二PMOS/NMOS開關對中的PMOS開關并耦合到所述基準電勢，所述第二阻塞電路配置為防止所述第二電容器的負節點處的電荷經所述第二PMOS/NMOS開關對的PMOS開關泄露到所述基準電勢。

2.根據權利要求1所述的負電荷泵電路，其中，所述第一時鐘信號與所述第二時鐘信號交替在高電勢狀態和低電勢狀態之間切換。

3.根據權利要求1所述的負電荷泵電路，其中，當所述第一時鐘信號處于低電勢狀態且所述第二時鐘信號處于高電勢狀態時，所述第二電容器的負節點處的電荷被傳輸到所述負電壓輸出端。

4.根據權利要求1所述的負電荷泵電路，其中，當所述第一時鐘信號處于高電勢狀態且所述第二時鐘信號處于低電勢狀態時，所述第一電容器的負節點處的電荷被傳輸到所述負電壓輸出端。

5.根據權利要求1所述的負電荷泵電路，其中，所述第一阻塞電路和所述第二阻塞電路各自都包括：以正向偏置耦合在所述基準電勢和相應的PMOS開關之間的二極管。

6.根據權利要求1所述的負電荷泵電路，其中，所述PMOS開關為隔離的PMOS器件，且各相應阻塞電路耦合在各相應的隔離的PMOS器件的N阱區域與所述基準電勢之間。

7.根據權利要求1所述的負電荷泵電路，其中，所述第一阻塞電路配置為：當所述第一PMOS/NMOS開關對的PMOS開關處于關斷或非導通狀態時，防止所述第一電容器的負節點處的電荷經所述第一PMOS/NMOS開關對的PMOS開關泄露到所述基準電勢。

8.根據權利要求1所述的負電荷泵電路，其中，所述第二阻塞電路配置為：當所述第二PMOS/NMOS開關對的PMOS開關處于關斷或非導通狀態時，防止所述第二電容器的負節點處的電荷經所述第二PMOS/NMOS開關對的PMOS開關泄露到所述基準電勢。

9.一種負電荷泵電路，包括：

第一PMOS/NMOS開關對，耦合在負電壓輸出端和基準電勢之間；

第二PMOS/NMOS開關對，耦合在所述負電壓輸出端和基準電勢之間；

第一阻塞電路，耦合到所述第一PMOS/NMOS開關對的PMOS開關并耦合到所述基準電勢，所述第一阻塞電路配置為防止所述第一PMOS/NMOS開關對的PMOS開關和NMOS開關之間的電荷經所述第一PMOS/NMOS開關對的PMOS開關泄露到所述基準電勢；和

第二阻塞電路，耦合到所述第二PMOS/NMOS開關對的PMOS開關并耦合到所述基準電勢，所述第二阻塞電路配置為防止所述第二PMOS/NMOS開關對的PMOS開關和NMOS開關之間的電荷經所述第二PMOS/NMOS開關對的PMOS開關泄露到所述基準電勢。