[實用新型]一種高效率肖特基芯片

有效

• 申請號: 201220731995.5
• 申請日: 2012-12-27
• 公開（公告）號: CN203055917U
• 公開（公告）日: 2013-07-10
• 發明（設計）人: 關仕漢;呂新立
• 申請（專利權）人: 淄博美林電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 淄博佳和專利代理事務所 37223
• 代理人: 孫愛華

技術領域

一種高效率肖特基芯片，屬于半導體器件制造技術領域。具體涉及一種新型高效率肖特基二極管Schottky。

背景技術

傳統N通道溝槽肖特基芯片只有一種溝槽，如圖2所示，肖特基界面為平面狀，肖特基界面下方是多晶硅，多晶硅的外周挖溝槽，該種肖特基界面通過電流面積小，通電效率低。

發明內容

本實用新型要解決的技術問題是：克服現有技術的不足，提供一種可以提高肖特基芯片的通電效率，降低正向壓降的一種高效率肖特基芯片。

本實用新型解決其技術問題所采用的技術方案是：該一種高效率肖特基芯片，包括頂部金屬層、頂部金屬層下方的肖特基界面、緊靠肖特基界面下方的多晶硅、多晶硅外周的第一溝槽、下部的N型外延層N-EPI和N型基片N⁺Substrate，其特征在于：在兩相鄰第一溝槽之間增設第二溝槽，使肖特基界面成為平面和溝槽相間隔的結構。

所述的第二溝槽為方形槽，多個，每兩個第一溝槽之間設置一個。

所述的第二溝槽的深度低于第一溝槽的深度。

與現有技術相比，本實用新型的高效率肖特基芯片的有益效果是：

在現有肖特基芯片兩個第一溝槽中間增加一個第二溝槽，?在相等的肖特基芯片面積下肖特基界面得以增加，正向導通電流的能力加強，降低正向通電時的壓降VF值，從而提升正向通電的效率15-30%。另第二溝槽的深度比第一溝槽淺，反向電壓時第一溝槽的MOS空乏功能可以保護第二溝槽的肖特基界面，因而降低反向漏電流的損耗。

上述描述的是N通道高效率肖特基芯片，可以把N型與P型互換，則可適用在P通道高效率肖特基芯片的結構并達到相應的效果。

附圖說明

圖1是高效率肖特基芯片結構示意圖。

圖2是現有技術肖特基芯片結構示意圖。

其中：1、頂部金屬層??2、多晶硅???3、第一溝槽???4、第二溝槽???5、肖特基界面???6、N型外延層N-EPI????7、??N型基片N⁺Substrate。

具體實施方式

圖1是本實用新型的最佳實施例，下面結合附圖1對本實用新型的高效率肖特基芯片做進一步描述。

該一種高效率肖特基芯片，由頂部金屬層1、多晶硅2、第一溝槽3、第二溝槽?4、肖特基界面5、N型外延層N-EPI?6和N型基片N⁺Substrate7組成。頂部金屬層1下方為肖特基界面5、多晶硅2緊靠在肖特基界面5下方，所述的第二溝槽4為方形溝槽，多個，每兩個第一溝槽3之間設置一個，第一溝槽3環繞多晶硅兩側和下部，下部為N型外延層N-EPI?6和N型基片N⁺Substrate7。所述的第二溝槽4的深度低于第一溝槽3的深度。

在現有技術肖特基晶粒制作中，在多晶硅2外周挖的兩個第一溝槽3中間再挖一個第二溝槽4,?第二溝槽4的表面形成額外的肖特基界面，因此，在相等的肖特基芯片面積中肖特基界面5得以增加，正向導通電流的能力加強，降低正向通電時的壓降VF值，從而提升正向通電的效率15-30%。另第二溝槽4的深度比第一溝槽3淺，反向電壓時第一溝槽3的MOS空乏功能可以保護第二溝槽4的肖特基界面，因而降低反向漏電流的損耗。

以上所述，僅是本實用新型的較佳實施例而已，并非是對本實用新型作其它形式的限制，任何熟悉本專業的技術人員可能利用上述揭示的技術內容加以變更或改型為等同變化的等效實施例。但是凡是未脫離本實用新型技術方案內容,依據本實用新型的技術實質對以上實施例所作的任何簡單修改、等同變化與改型，仍屬于本實用新型技術方案的保護范圍。