[實用新型]一種芯片封裝結構

有效

• 申請號: 201220680468.6
• 申請日: 2012-12-11
• 公開（公告）號: CN202957237U
• 公開（公告）日: 2013-05-29
• 發明（設計）人: 唐會成;李剛
• 申請（專利權）人: 中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495
• 代理公司: 上海光華專利事務所 31219
• 代理人: 余明偉

技術領域

本實用新型涉及一種半導體制造領域，特別是涉及一種芯片封裝結構。?

背景技術

在半導體產業中，半導體生產流程由晶圓制造、晶圓測試、芯片封裝和封裝后測試組成。芯片封裝工藝處于整個半導體制造工序的下游，封裝對于芯片來說是必須的，也是至關重要的。封裝是安裝半導體集成電路芯片用的外殼，它不僅起著保護芯片和增強導熱性能的作用，而且還是溝通芯片內部電路和外部電路的橋梁和規格通用功能的作用。典型的封裝工藝流程包括：劃片、裝片、鍵合、塑封、引腳電鍍、引腳切筋成型、外部打磨和封裝體印字等。根據所用的材料來劃分半導體器件封裝形式，包括金屬封裝、陶瓷封裝、金屬-陶瓷封裝和塑料封裝。半導體封裝類型還可分為DIP、QFP、PGA、BGA等。其中DIP（Double?In-line?Package）是指采用雙列直插形式封裝的集成電路芯片，絕大多數中小規模集成電路均采用這種封裝形式，其引腳數一般不超過100。DIP封裝的芯片有兩排引腳，分布于兩側，且成直線平行布置，引腳直徑和間距為2.54?mm（100?mil），需要插入到具有DIP結構的芯片插座上。當然，也可以直接插在有相同焊孔數和幾何排列的電路板上進行焊接。DIP的插裝方式具有封裝時間短和低成本的優點。?

對于EEPROM電可擦除編程只讀存儲器，PDIP48是目前產品可靠性測試最常用的封裝類型，具有48個封裝引腳。在半導體封裝工藝中，打線接合（wire?bonding）是用于將半導體芯片上導電墊與封裝引腳之間的電性能連接上的一種技術。當芯片的導電墊不多于48個時，PDIP48封裝類型能夠滿足芯片的封裝要求，從晶圓切片到封裝完成大約只需一周的時間。而對于導電墊數量大于48的芯片，由于封裝引腳數有限，所以能夠連接到引腳上的芯片導電墊就有限，這樣就使得無法用PDIP48的封裝進行芯片的各種應用，只能用其他更為復雜的方式進行，大大增加了制作成本和測試周期。?

因此，如何擴大PDIP48封裝的應用范圍，減少制作成本和縮短封裝周期是本領域技術人員需要解決的課題。?

實用新型內容

鑒于以上所述現有技術的缺點，本實用新型的目的在于提供一種芯片封裝結構，用于解決現有技術中由于封裝引腳數量不夠而無法將芯片上所有導電墊連接的問題。?

為實現上述目的及其他相關目的，本實用新型提供一種芯片封裝結構，所述封裝結構至少包括：基底，該基底上設有芯片和引腳框，所述芯片設于所述引腳框內部；所述芯片邊緣設置至少一個導電墊；所述引腳框具有至少一個引腳；每個導電墊連接一個引腳；線圈，圍繞在所述引腳框的周圍，所述線圈與所述引腳框之間絕緣。?

優選地，所述封裝結構還包括用于標記的環體，所述環體位于所述線圈上，與所述引腳框和線圈分別絕緣接觸。?

優選地，所述導電墊通過第一焊線與一個引腳直接電性連接，所述第一焊線為金線。?

優選地，所述導電墊通過第二焊線與基底直接電性連接，基底與一個引腳電性連接，所述第二焊線為金線。?

優選地，所述導電墊通過第三焊線與線圈直接電性連接，線圈與一個引腳電性連接，所述第三焊線為金線。?

優選地，所述線圈的材料為金材料。?

優選地，所述線圈設于基底上，所述線圈與基底絕緣接觸。?

優選地，所述芯片根據第一焊線的打線角度調整自身在基底內的位置。?

如上所述，本實用新型的芯片封裝結構，具有以下有益效果：對于芯片上導電墊數量大于48的封裝，一些特殊的導電墊可以電性連接到所述的基底和線圈上，這樣，在保持封裝引腳數目不變的情況下，完成芯片上所有導電墊的連接，減少了制作成本且縮短了封裝周期。?

附圖說明

圖1顯示為本實用新型的芯片封裝結構示意圖。?

元件標號說明?

具體實施方式

以下由特定的具體實施例說明本實用新型的實施方式，熟悉此技術的人士可由本說明書所揭露的內容輕易地了解本實用新型的其他優點及功效。?