[實用新型]半導體器件

有效

• 申請號: 201220613616.2
• 申請日: 2012-11-12
• 公開（公告）號: CN202996818U
• 公開（公告）日: 2013-06-12
• 發明（設計）人: 沼崎雅人
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L23/49
• 分類號: H01L23/49;H01L23/495
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 陳偉

技術領域

本實用新型涉及半導體器件技術，尤其涉及適用于多條引線周邊配置在封裝體的背面的半導體器件的有效技術。

背景技術

在薄型QFN封裝中，俯視觀察時，以基島的側邊與固定在該基島上的半導體芯片的側邊一致的方式配置而成的構造被例如日本特開2010-177272號公報(專利文獻1)所公開。

專利文獻1：日本特開2010-177272號公報

實用新型內容

在SON(Small?Outline?Nonleaded?Package)型半導體器件和QFN(Quad?Flat?Nonleaded?Package)型半導體器件等、成為外部端子的引線從封裝體的下表面(安裝面)露出的構造中，為了不使該引線從封裝體脫落(剝落)，例如上述專利文獻1所示，優選在引線的周緣部(側面及前端面)形成層差部(突出部、檐部)。

通過本申請發明人的研究探明了將該層差部設置在引線的兩側(引線的延伸方向的兩側面)時尤為有效。

但是，近年來，隨著半導體器件的小型化或多管腳化，彼此相鄰的引線的間隔變小(窄)，因此難以像上述專利文獻1那樣在引線的兩側(兩側面)形成層差部。即，若彼此相鄰的引線的間隔變窄，則難以實現上述專利文獻1那樣的在引線的周緣部(側面)形成層差部的構造。

本實用新型的目的在于提供能夠實現半導體器件的小型化或多管腳化的技術。

另外，本實用新型的其他目的在于提供能夠實現半導體器件的防引線脫落對策的技術。

本申請實用新型的其他技術課題和新的特征能夠從本說明書的記載和附圖中得以明確。

簡單說明用于解決本申請所公開的技術課題的手段中、具有代表性的實施方式的概要如下。

具有代表性的實施方式的半導體器件包括：芯片焊盤；多條引線；半導體芯片，其搭載在芯片焊盤的上表面；多條導線，其用于電連接半導體芯片的多個電極焊盤和多條引線；封裝體，其用于封固半導體芯片和多條導線。多條引線在多條引線的各自的延伸方向上還分別具有：位于內側端面側的第1部分；和與第1部分相比位于外側端面側的第2部分，另外，在第1側面的第1部分形成有第1層差部，在第2側面的第2部分形成有第2層差部。再有，在第1側面的第2部分沒有形成第1層差部和第2層差部，在第2側面的第1部分沒有形成第1層差部和第2層差部。

實用新型效果

簡單說明根據本申請公開的實用新型中具有代表性的實施方式所得到的效果如下。

能夠實現半導體器件的小型化或多管腳化。

另外，能夠實現半導體器件的防引線脫落對策。

附圖說明

圖1是表示本實用新型實施方式1的半導體器件的構造的一例的俯視圖。

圖2是透過封裝體而示出圖1的半導體器件的構造的俯視圖。

圖3是表示圖1的半導體器件的構造的一例的仰視圖。

圖4是表示圖1的半導體器件的構造的一例的側視圖。

圖5是表示沿圖2的A-A線剖切而得到的構造的一例的剖視圖。

圖6是表示圖2的W部的構造的放大局部俯視圖。

圖7是表示沿圖6的C-C線剖切而得到的構造的一例的剖視圖。

圖8是表示沿圖6的D-D線剖切而得到的構造的一例的剖視圖。

圖9是表示沿圖6的E-E線剖切而得到的構造的一例的剖視圖。

圖10是表示沿圖6的F-F線剖切而得到的構造的一例的剖視圖。

圖11是表示在圖1的半導體器件的組裝中所使用的引線框架的構造的一例的局部俯視圖。

圖12是表示沿圖11的B-B線剖切而得到的構造的一例的局部剖視圖。

圖13是表示圖1的半導體器件的組裝中的芯片焊接后的構造的一例的局部俯視圖。

圖14是表示沿圖13的B-B線剖切而得到的構造的一例的局部剖視圖。

圖15是表示圖1的半導體器件的組裝中的導線接合后的構造的一例的局部俯視圖。

圖16是表示沿圖15的B-B線剖切而得到的構造的一例的局部剖視圖。

圖17是表示圖15的X部的構造的放大局部俯視圖。

圖18是表示圖1的半導體器件的組裝中的樹脂注塑后的構造的一例的局部俯視圖。

圖19是表示沿圖18的B-B線剖切而得到的構造的一例的局部剖視圖。

圖20是表示圖1的半導體器件的組裝中切割時的構造的一例的局部俯視圖。

圖21是表示沿圖20的B-B線剖切而得到的構造的一例的局部剖視圖。

圖22是透過封裝體而示出本實用新型實施方式1的變形例1的半導體器件的構造的俯視圖。