[實用新型]基于EDAC模塊的三模冗余對存儲器的容錯裝置

有效

• 申請號: 201220510022.9
• 申請日: 2012-10-01
• 公開（公告）號: CN202838976U
• 公開（公告）日: 2013-03-27
• 發明（設計）人: 蘇弘;丁朋程;孔潔;王曉輝;趙紅赟;佘乾順;千奕;馬曉莉;牛曉陽
• 申請（專利權）人: 中國科學院近代物理研究所
• 主分類號: G11C29/42
• 分類號: G11C29/42
• 代理公司: 蘭州振華專利代理有限責任公司 62102
• 代理人: 張真

技術領域

本實用新型涉及對存儲器抗輻射容錯技術領域，主要涉及利用FPGA實現錯誤檢測和糾正編碼EDAC模塊的三模冗余對存儲器粒子翻轉的容錯裝置。

背景技術

空間飛行器在空間工作時，將受到不同能量和不同劑量的多種射線（主要是高能質子和高能重離子）的照射。這些射線照射在元器件上引起單粒子效應（Single?Event?Effect，SEE）會對空間飛行器性能造成一定的損傷，引起飛行器在軌運行故障和失效。

隨著電子系統復雜性和可靠性的提高，對系統中存儲器的可靠性和性能也提出更高的要求?，F有的技術對存儲器的抗輻射性的技術除了抗輻射工藝可以增強元器件的抗輻射能力，也可以通過容錯設計來提高器件的抗SEE水平。現有方法是對存儲器三模冗余（Triple?Modular?Redundancy,TMR），即對同一個數據存儲三份，在讀出時通過多數選舉器，得到正確的結果，但這種方法隨著存儲數據量的增大和讀取速率的提高，存儲器的容量要3倍地增長，對存儲的控制時序復雜度也隨之提高。另一種方法是用漢明碼、RS碼等錯誤檢測和糾正編碼（Error?Detection?and?Correction?Codes,EDAC）技術，通過增加冗余位解決數據的抗輻射能力，適用于糾正和檢出存儲器中的位翻轉。EDAC的一個應用實例就是漢明碼，能檢測單位和雙位錯誤并糾正所有的單位錯誤（single?error?correct-double?error?detect,SEC-DED）。這種編碼方法可用于單個數據結構中多個錯誤發生很低的系統（例如一個字節的數據只有一位錯誤）。漢明碼能夠防護一些電路結構，例如寄存器和存儲器。將受防護的寄存器輸入連接到編碼塊上，輸出連接到解碼塊上。但這種方法中EDAC模塊編碼、解碼電路本身會發生單粒子翻轉，導致編碼或解碼數據的錯誤，甚至電路的失效。

發明內容

本實用新型的目的在于避免現有技術的不足提供一種基于EDAC模塊的三模冗余對存儲器的容錯裝置及其方法。以解決EDAC模塊編碼、解碼電路本身在受到不同能量和不同劑量的多種射線的照射會發生單粒子翻轉的問題。

為實現上述目的，本實用新型采取的技術方案為：一種基于EDAC模塊的三模冗余對存儲器的容錯裝置，其主要特點是包括有主控制器連接編碼EDAC模塊的并聯的第一編碼器、第二編碼器、第三編碼器，編碼EDAC模塊通過第一多數選舉器連接存儲控制器，由存儲控制器連接存儲器；由存儲器通過存儲控制器連接解碼EDAC模塊的三個并聯的第一解碼器、第二解碼器、第三解碼器，解碼EDAC模塊通過第二多數選舉器連接主控制器。

所述的基于EDAC模塊的三模冗余對存儲器的容錯裝置，所述的編碼EDAC模塊中的三個并聯的編碼器與所述的解碼EDAC模塊中的三個并聯的解碼器一一對應。

所述的基于EDAC模塊的三模冗余對存儲器的容錯裝置，還包括有所述的三個并聯的編碼器電路完全相同；所述的三個并聯的解碼器電路完全相同。

所述的基于EDAC模塊的三模冗余對存儲器的容錯裝置，所述的多數選舉器為三個兩輸入與門和一個三輸入或門組成，或由三個兩輸入或門和一個三輸入與門組成。

本實用新型的有益效果在于：

本實用新型提出了一種對EDAC電路進行三模冗余設計，提高EDAC電路的抗輻射能力，從而達到對中存儲器的容錯。EDAC模塊在現場可編程門陣列FPGA中實現，能夠很方便地應用到對存儲器要求抗單粒子翻轉（SEU）的系統中。有效解決EDAC技術中編碼、解碼電路本身會發生單粒子翻轉，導致編碼或解碼數據的錯誤，這種利用EDAC抵抗存儲器SEU的方法，特別對基于SRAM的FPGA的塊RAM（Block?random?access?memory，BRAM），在不干擾嵌入式存儲單元當前的正常工作和設置的情況下增強了存儲器的容錯能力，是一種極具有吸引力的容錯技術。

附圖說明

圖1為本實用新型的系統實現框圖示意圖。

圖2多數選舉器實現電路1。

圖3多數選舉器實現電路2。

具體實施方式

以下結合附圖對本實用新型的原理和特征進行描述，所舉實例只用于解釋本實用新型，并非用于限定本實用新型的范圍。