[實(shí)用新型]基于EDAC模塊的三模冗余對存儲(chǔ)器的容錯(cuò)裝置

有效

• 申請?zhí)枺?/td>: 201220510022.9
• 申請日: 2012-10-01
• 公開（公告）號: CN202838976U
• 公開（公告）日: 2013-03-27
• 發(fā)明（設(shè)計(jì)）人: 蘇弘;丁朋程;孔潔;王曉輝;趙紅赟;佘乾順;千奕;馬曉莉;牛曉陽
• 申請（專利權(quán)）人: 中國科學(xué)院近代物理研究所
• 主分類號: G11C29/42
• 分類號: G11C29/42
• 代理公司: 蘭州振華專利代理有限責(zé)任公司 62102
• 代理人: 張真

1.一種基于EDAC模塊的三模冗余對存儲(chǔ)器的容錯(cuò)裝置，其特征是包括有主控制器連接編碼EDAC模塊的并聯(lián)的第一編碼器、第二編碼器、第三編碼器，編碼EDAC模塊通過第一多數(shù)選舉器連接存儲(chǔ)控制器，由存儲(chǔ)控制器連接存儲(chǔ)器；由存儲(chǔ)器通過存儲(chǔ)控制器連接解碼EDAC模塊的三個(gè)并聯(lián)的第一解碼器、第二解碼器、第三解碼器，解碼EDAC模塊通過第二多數(shù)選舉器連接主控制器。

2.如權(quán)利要求1所述的基于EDAC模塊的三模冗余對存儲(chǔ)器的容錯(cuò)裝置，其特征是所述的編碼EDAC模塊中的三個(gè)并聯(lián)的編碼器與所述的解碼EDAC模塊中的三個(gè)并聯(lián)的解碼器一一對應(yīng)。

3.如權(quán)利要求1所述的基于EDAC模塊的三模冗余對存儲(chǔ)器的容錯(cuò)裝置，其特征是還包括有所述的三個(gè)并聯(lián)的編碼器電路完全相同；所述的三個(gè)并聯(lián)的解碼器電路完全相同。

4.如權(quán)利要求1所述的基于EDAC模塊的三模冗余對存儲(chǔ)器的容錯(cuò)裝置，其特征是所述的多數(shù)選舉器為三個(gè)兩輸入與門和一個(gè)三輸入或門組成，或由三個(gè)兩輸入或門和一個(gè)三輸入與門組成。