[實用新型]一種差分電流采樣電路

有效

• 申請號: 201220504691.5
• 申請日: 2012-09-29
• 公開（公告）號: CN202794304U
• 公開（公告）日: 2013-03-13
• 發明（設計）人: 王紀云;王曉娟;周曉東
• 申請（專利權）人: 鄭州單點科技軟件有限公司
• 主分類號: G01R19/00
• 分類號: G01R19/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及一種差分電流采樣電路。

背景技術

在一些電路中，需要采集電路中某線路中的電流值。現有電路中的電流采樣電路相對比較復雜，而且采用的雙極型晶體管在集成電路中所占面積較大，切與其他器件工藝部兼容，速度也較慢。

實用新型內容

本實用新型的發明目的在于：針對上述存在的問題，提供一種差分電流采樣電路。

本實用新型采用的技術方案是這樣的：一種差分電流采樣電路，包括采樣電流輸入端、電壓輸出端和控制脈沖輸入端，該電路還包括一只電阻、四只PMOS晶體管和四只NMOS晶體管。

采樣電流輸入端連接至第二NMOS晶體管的漏極；電壓輸出端連接至第一NMOS晶體管的源極；控制脈沖輸入端連接至第一NMOS晶體管的柵極；所述第一PMOS晶體管的源極連接至電壓源，漏極連接至第三NMOS晶體管的漏極，柵極連接至第二PMOS晶體管的柵極、第四PMOS晶體管的漏極、通過第電阻連接至第四NMOS晶體管的漏極；所述第二PMOS晶體管的源極連接至電壓源，漏極連接至第一NMOS晶體管的漏極和第四PMOS晶體管的源極；所述第三PMOS晶體管的柵極連接至第四PMOS晶體管的柵極和第四NMOS晶體管的漏極，漏極連接至第二NMOS晶體管的柵極、第四NMOS晶體管的柵極、第三NMOS晶體管的柵極和漏極；所述第二NMOS晶體管的源極、第三NMOS晶體管的源極和第四NMOS晶體管的源極均接地。

在上述的電路中，所述第一PMOS晶體管、第二PMOS晶體管、第三PMOS晶體管和第四PMOS晶體管為參數相同的PMOS晶體管。

在上述的電路中，所述第一NMOS晶體管、第二NMOS晶體管、第三NMOS晶體管和第四NMOS晶體管為參數相同的NMOS晶體管。

綜上所述，由于采用了上述技術方案，本實用新型的有益效果是：采用MOS管電路，在集成電路中占用面積小，工藝兼容，速度也較快。

附圖說明

圖1是本實用新型差分電流采樣電路的電路原理圖。

具體實施方式

下面結合附圖，對本實用新型作詳細的說明。

為了使本實用新型的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本實用新型進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。

如圖1所示，是本實用新型差分電流采樣電路的電路原理圖。

本實用新型的一種差分電流采樣電路，包括采樣電流輸入端Io、電壓輸出端Vo和控制脈沖輸入端MPG，該電路還包括一只電阻R1、四只PMOS晶體管P1～P4和四只NMOS晶體管N1～N4。

下面結合附圖1對本實用新型上述各電子元器件間的連接關系做詳細說明：采樣電流輸入端Io連接至第二NMOS晶體管N2的漏極；電壓輸出端Vo連接至第一NMOS晶體管N1的源極；控制脈沖輸入端MPG連接至第一NMOS晶體管N1的柵極；所述第一PMOS晶體管P1的源極連接至電壓源VCC，漏極連接至第三NMOS晶體管N3的漏極，柵極連接至第二PMOS晶體管P2的柵極、第四PMOS晶體管P4的漏極、通過第電阻R1連接至第四NMOS晶體管的漏極；所述第二PMOS晶體管P2的源極連接至電壓源VCC，漏極連接至第一NMOS晶體管N1的漏極和第四PMOS晶體管P4的源極；所述第三PMOS晶體管P3的柵極連接至第四PMOS晶體管P4的柵極和第四NMOS晶體管N4的漏極，漏極連接至第二NMOS晶體管N2的柵極、第四NMOS晶體管N4的柵極、第三NMOS晶體管N3的柵極和漏極；所述第二NMOS晶體管N2的源極、第三NMOS晶體管N3的源極和第四NMOS晶體管N4的源極均接地GND。

在本實用新型上述的電路中，所述第一PMOS晶體管P1、第二PMOS晶體管P2、第三PMOS晶體管P3和第四PMOS晶體管P4為參數相同的PMOS晶體管。

在本實用新型上述的電路中，所述第一NMOS晶體管N1、第二NMOS晶體管N2、第三NMOS晶體管N3和第四NMOS晶體管N4為參數相同的NMOS晶體管。

以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本實用新型的保護范圍之內。