[實用新型]一種掩埋PN結勢壘肖特基二極管

有效

• 申請號: 201220475976.0
• 申請日: 2012-09-18
• 公開（公告）號: CN202948935U
• 公開（公告）日: 2013-05-22
• 發明（設計）人: 關仕漢;李勇昌;彭順剛;鄒鋒;王常毅
• 申請（專利權）人: 桂林斯壯微電子有限責任公司
• 主分類號: H01L29/872
• 分類號: H01L29/872;H01L29/06
• 代理公司: 桂林市持衡專利商標事務所有限公司 45107
• 代理人: 陳躍琳

技術領域

本實用新型設計半導體領域，具體涉及一種掩埋PN結勢壘肖特基二極管。

背景技術

傳統的肖特基二極管（Schottky?diode）的結構如圖1所示，其中肖特基勢壘（圖1中的“A”區域）為位于表層金屬與硅外延層之間形成的一個肖特基勢壘介面。此介面在正向電壓時可以導通大正向電流；而在反向電壓的情況下阻止電流流通，只有少量的反向漏電發生。當反向偏壓加大，反向漏電會隨著加大，這是肖特基勢壘的自然物理特性。

為了克服此反向漏電隨著反向電壓增加而增大的問題，而設計出的一種結勢壘肖特基二極管（Junction?Barrier?Schottky?Diode），其結構如圖2所示。該結勢壘肖特基二極管在傳統肖特基二極管的肖特基勢壘介面中加入多個隔離的“P”型小區域，這些“P”型區域與“N”型的外延區形成多個PN結。當反向偏壓加大時，這些PN結在肖特基勢壘介面下形成一層空泛層，此空泛層的厚度會隨著反向電壓增加而擴大，因而減小了反向電壓的電場對肖特基勢壘介面的影響，達到反向漏電會大幅度降低的目的。然而這種結構的結勢壘肖特基二極管所存在的缺點是：由于加入的“P”型區域占用了一部分原有肖特基勢壘介面的面積（圖2中“B”所示）；所以在正向電壓的情況下，可以導通電流的面積變小，所以正向電流也會相對的減小，因而降低了正向導通電流的功能及效率。

實用新型內容

本實用新型所要解決的技術問題結勢壘肖特基二極管的正向電流減少的不足，提供一種掩埋PN結勢壘肖特基二極管。

為解決上述問題，本實用新型所設計的一種掩埋PN結勢壘肖特基二極管，包括背面金屬層、襯底基片、基礎硅外延層、掩埋體、肖特基勢壘、氧化硅外環層和表面金屬層；背面金屬層置于襯底基片的下方；基礎硅外延層覆蓋于襯底基片上方；掩埋體與基礎硅外延層互為異型半導體，即掩埋體與基礎硅外延層各采用N型半導體和P型半導體中的一種；多個掩埋體各自獨立且相互隔離地掩埋在基礎硅外延層的上部，這些掩埋體與基礎硅外延層形成多個PN結；環狀的氧化硅外環層位于基礎硅外延層的上表面邊沿；肖特基勢壘位于氧化硅外環層內側的基礎硅外延層之上；表面金屬層置于肖特基勢壘和氧化硅外環層之上；其不同之處是，所述基礎硅外延層的上方以及肖特基勢壘和氧化硅外環層的下方還增設有一層附加硅外延層，且該附加硅外延層與基礎硅外延層為同型半導體，即基礎硅外延層與附加硅外延層同為N型半導體或同為P型半導體。

上述方案中，所述掩埋體最好呈塊狀。

上述方案中，多個掩埋體在基礎硅外延層的上部最好呈矩陣陣列分布或環形陣列分布。

上述方案中，所述掩埋PN結勢壘肖特基二極管最好還進一步包括有一環狀的基礎終止環；該基礎終止環環繞地掩埋在基礎硅外延層的上部邊沿處，并將多個掩埋圈設在基礎終止環的內側；基礎終止環與基礎硅外延層互為異型半導體，基礎終止環與基礎硅外延層之間形成PN結。

上述方案中，所述掩埋PN結勢壘肖特基二極管最好還進一步包括有一環狀的附加終止環；該附加終止環環繞掩埋在附加硅外延層的邊沿處；附加終止環與附加硅外延層互為異型半導體，附加終止環與附加硅外延層之間形成PN結。

上述方案中，附加硅外延層的厚度最好小于或等于基礎硅外延層的厚度。

上述方案中，附加硅外延層的厚度最好小于或等于基礎硅外延層中掩埋體的掩埋厚度。

與現有技術相比，本實用新型通過在原有硅外延層的上方增設一層附加硅外延層，這樣有多個掩埋體掩埋在附加外延表面以下，形成多個隔離的PN結，在反向電壓的情況下，這些PN結形成的空泛層會防護肖特基勢壘介面而減低反向電壓的電場影響，因而減少反向電壓增加對反向漏電變大的負面效應，并且肖特基勢壘介面也保持其原先的面積，在正向電壓情況下，可以保持其正向電流導通的功能及效率。

附圖說明

圖1為傳統肖特基二極管的結構示意圖；

圖2為結勢壘肖特基二極管的結構示意圖；

圖3為一種掩埋PN結勢壘肖特基二極管的結構示意圖；

圖4為一種改進終止環掩埋PN結勢壘肖特基二極管的結構示意圖；

圖5為另一種類型掩埋PN結勢壘肖特基二極管的結構示意圖；

圖6為另一種類型改進終止環掩埋PN結勢壘肖特基二極管的結構示意圖。

具體實施方式

實施例1：