[實用新型]半鰭式FET半導體器件

有效

• 申請號: 201220472095.3
• 申請日: 2012-09-14
• 公開（公告）號: CN202816956U
• 公開（公告）日: 2013-03-20
• 發明（設計）人: 陳向東;夏維
• 申請（專利權）人: 美國博通公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/423
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 田喜慶

技術領域

本實用新型大體上涉及半導體領域。更具體地，本實用新型涉及半導體晶體管制造領域。

背景技術

互補式金屬氧化物半導體（CMOS）技術由于具有諸多優勢而在半導體行業得到廣泛應用。例如，與CMOS器件相關的高密度、低能耗以及相對的噪聲抗擾性使其適于在集成電路（IC）中實現，例如，為現代電子系統提供控制邏輯。然而，標準的CMOS晶體管通常是低電壓器件。結果，例如，諸如電力開關和電壓調節的電力應用通常由金屬氧化物半導體場效應晶體管（MOSFET）的高功率轉換而進行，該MOSFET諸如是通常在IC晶圓上與CMOS邏輯器件并排形成的橫向擴散金屬氧化物半導體（LDMOS）器件。

不足為奇的是，LDMOS器件性能的一個重要量度標準是其擊穿電壓，優選地，擊穿電壓應該較高。LDMOS性能的另一個重要量度標準是其導通電阻或Rdson，優選地，導通電阻應該較低。由于器件尺寸在連續不斷地縮小，所謂的短溝道效應（諸如溝道漏電）即使在晶體管名義上斷開時也會產生不期望的功率損耗。為了試圖降低或基本上消除標準CMOS晶體管中的斷態漏電，CMOS制造越來越傾向于鰭式場效應晶體管（FinFET）架構，部分原因是使用FinFET設計可以實現改進的溝道損耗。然而，采用FinFET結構使得實現具有期望的低Rdson的LDMOS變得更有挑戰性。

用于降低傳統LDMOS器件中Rdson的對策可以包括控制晶體管柵極和各種漏極側要素的接近度。例如，可以通過將柵極與高摻雜漏極區之間形成的淺溝槽隔離（STI）結構的寬度縮小或通過增大柵極在環繞STI結構的漏極擴展阱上的重疊部分來降低傳統LDMOS器件的Rdson。然而，這些用于有利地降低Rdson的LDMOS器件的傳統改變可能同時且不期望地導致LDMOS器件的擊穿電壓降低。

因此，有必要提供一種適應新興CMOS工藝流程、能夠提供被配置為同時展現低Rdson和對電壓擊穿具有魯棒阻抗（robust?resistance）的功率MOSFET的方案來克服現有技術的缺點和不足。

實用新型內容

基本上如至少一個附圖中所示的和/或結合至少一個附圖描述的，本申請涉及半鰭式FET（半-FinFET）半導體器件，正如在權利要求書中更完整闡述的。

（1）一種半鰭式FET半導體器件，包括：

柵極結構，形成于半導體主體上方；

所述半導體主體包括由延伸超過所述柵極結構的第一側的多個鰭構成的源極區；

所述半導體主體還包括與所述柵極結構的與所述多個鰭相對的第二側相鄰的連續漏極區；

其中，所述連續漏極區使得所述半鰭式FET半導體器件具有降低的導通電阻。

（2）根據（1）的半鰭式FET半導體器件，還包括位于所述柵極結構下方并與所述多個鰭相連的溝道區。

（3）根據（1）所述的半鰭式FET半導體器件，其中，所述半鰭式FET半導體器件是n溝道金屬氧化物半導體（NMOS）器件。

（4）根據（1）所述的半鰭式FET半導體器件，其中，所述半鰭式FET半導體器件是p溝道金屬氧化物半導體（PMOS）器件。

（5）根據（1）所述的半鰭式FET半導體器件，其中，所述半鰭式FET半導體器件是橫向擴散金屬氧化物半導體（LDMOS）器件。

（6）根據（1）所述的半鰭式FET半導體器件，其中，所述半鰭式FET半導體器件還包括形成于所述連續漏極區和所述柵極結構之間的隔離體。

（7）根據（1）所述的半鰭式FET半導體器件，其中，所述多個鰭為硅鰭。

（8）根據（1）所述的半鰭式FET半導體器件，其中，所述柵極結構包括柵極和置于所述柵極與所述半導體主體之間的柵極介質。

（9）根據（1）所述的半鰭式FET半導體器件，其中，所述柵極結構包括多晶硅柵極以及置于所述多晶硅柵極和所述半導體主體之間的選自氧化硅和氮化硅之一的柵極介質。

（10）根據（1）所述的半鰭式FET半導體器件，其中，所述柵極結構包括金屬柵極和置于所述金屬柵極與所述半導體主體之間的高κ柵極介質。

附圖說明

圖1示出了根據本實用新型一個實施方式的被實現為橫向擴散金屬氧化物半導體（LDMOS）器件的半鰭式FET半導體器件的俯視圖。

圖2示出了根據本實用新型一個實施方式的用于制造具有半鰭式FET結構的半導體器件的方法流程圖。