[實用新型]一種引線框架的寶塔式IC芯片堆疊封裝件

有效

• 申請號: 201220439870.5
• 申請日: 2012-08-31
• 公開（公告）號: CN202736909U
• 公開（公告）日: 2013-02-13
• 發明（設計）人: 李習周;慕蔚;朱文輝;張易勒;郭小偉
• 申請（專利權）人: 天水華天科技股份有限公司;華天科技（西安）有限公司
• 主分類號: H01L23/49
• 分類號: H01L23/49;H01L23/495;H01L25/00
• 代理公司: 甘肅省知識產權事務中心 62100
• 代理人: 李琪

技術領域

本實用新型屬于電子信息自動化元器件制造技術領域，涉及一種IC芯片堆疊封裝件，尤其涉及一種引線框架的寶塔式IC芯片堆疊封裝件。

背景技術

隨著微型化以及性能提升趨勢的不斷發展，設計人員不斷尋求在盡可能小的空間內獲得盡可能高的電氣功能和性能。在這一過程中存在的兩個關鍵限制因素通常是集成度和I/O引腳限制。芯片空間和連接限制可從兩個不同的層次來解決：第一種方法是通過片芯(或稱裸片)層次的工藝尺度縮小來實現更高的集成度；第二種方法是通過堆疊多個芯片，即堆疊式封裝或堆疊式電路板來實現更高的集成度。在現有芯片制造技術的基礎上，芯片堆疊方式是利用現有技術獲得下一代存儲器密度的首選方法，并且可以實現不同類型（如數字、模擬、邏輯等）芯片間堆疊封裝，實現系統性功能。

隨著芯片、晶圓和封裝水平的提高，在疊層封裝中，低外形絲焊技術（或寶塔式絲焊技術）高度限制及疊層技術構形增加的復雜性對在疊層芯片應用中的絲焊技術提出了一些特殊的挑戰。當芯片厚度減小時，不同線環形層之間的間隙相應減少。需要降低較低層的引線鍵合環形高度，以避免不同的環形層之間的線短路。環形頂層也需要保持低位，以便消除在模塑化合物外部暴露出焊線的現象。器件最大的環形高度，不應高于保持環形層之間最佳縫隙的芯片厚度。另外，模塑技術疊層芯片封裝中線密度和線長度的增加，使模塑疊層封裝比傳統的單芯片封裝更加困難。不同層的引線鍵合的環形，受到變化的各種的牽引力的影響，可形成焊線偏差的各種改變，從而增加了焊線短路的可能性。

實用新型內容

為了克服上述現有技術中存在的問題，本實用新型的目的是提供一種引線框架的寶塔式IC芯片堆疊封裝件，不僅能堆疊封裝厚度尺寸較小的芯片，實現相應的功能，而且能保證焊線之間不短路，解決了現有技術中存在的問題。

為實現上述目的，本實用新型所采用的技術方案是：一種引線框架的寶塔式IC芯片堆疊封裝件，包括引線框架載體、內引腳和外引腳，引線框架載體上封裝有塑封體，引線框架載體上、從下往上粘貼有外形尺寸依次減小的至少三層IC芯片，相鄰兩層IC芯片之間壓焊有鍵合線，每層IC芯片與內引腳之間也壓焊有鍵合線。

本實用新型封裝件采用寶塔式堆疊的IC芯片，減少了不同線環形層之間的間隙，降低了較低層的引線鍵合環形高度，避免不同環形層之間的線短路；環形頂層也保持低位，消除了模塑化合物外部暴露出焊線的現象。器件最大的環形高度，不高于保持環形層之間最佳縫隙的芯片厚度，降低了焊線短路的可能性。

附圖說明

圖1為本實用新型寶塔式IC芯片堆疊封裝件中3層芯片堆疊封裝第一種實施例的結構示意圖。

圖2為本實用新型寶塔式IC芯片堆疊封裝件中3層芯片堆疊封裝的第二種實施例的結構示意圖。

圖3為本實用新型寶塔式IC芯片堆疊封裝件中4層芯片堆疊封裝第一種實施例的結構示意圖。

圖４為本實用新型寶塔式IC芯片堆疊封裝件中4層芯片堆疊封裝第二種實施例的結構示意圖。

圖5為本實用新型寶塔式IC芯片堆疊封裝件中5層芯片堆疊封裝第一種實施例的結構示意圖。

圖6為本實用新型寶塔式IC芯片堆疊封裝件中5層芯片堆疊封裝第二種實施例的結構示意圖。

圖7為本實用新型寶塔式IC芯片堆疊封裝件中5層芯片堆疊封裝第一種實施例的結構示意圖。

圖8為本實用新型寶塔式IC芯片堆疊封裝件中5層以上寶塔式堆疊封裝第二種實施例的結構示意圖。

圖中：1.引線框架載體，2.第一粘片，3.第一IC芯片，4.第二粘片，5.第二IC芯片，6.第一鍵合線，7.內引腳，8.第二鍵合線，9.第三鍵合線，10.第四鍵合線，11.第三IC芯片，12.第三粘片，13.第五鍵合線，14.塑封體，15.外引腳，16.第四IC芯片，17.第四粘片，18.第六鍵合線，19.第七鍵合線，20.第五IC芯片，21.第五粘片膠，22.第八鍵合線，23.第九鍵合線，a.相鄰兩層芯片同方向側壁之間的距離。

具體實施方式

下面結合附圖和具體實施方式對本實用新型進行詳細說明。

本實用新型多層寶塔式IC芯片堆疊封裝裝件有3層寶塔式IC芯片堆疊、4層寶塔式IC芯片堆疊、5層寶塔式IC芯片堆疊、5層以上寶塔式IC芯片堆疊等幾種封裝形式。