[實用新型]基于FPGA的高像素模組分屏顯示系統

有效

• 申請號: 201220408117.X
• 申請日: 2012-08-16
• 公開（公告）號: CN202749079U
• 公開（公告）日: 2013-02-20
• 發明（設計）人: 吳業;張扣文;薛江亮;陳余天;丁亮
• 申請（專利權）人: 寧波舜宇光電信息有限公司
• 主分類號: G09G5/14
• 分類號: G09G5/14;H04N7/18;H04N17/02
• 代理公司: 北京高文律師事務所 11359
• 代理人: 徐江華

技術領域

本實用新型涉及一種圖像處理系統，尤其是涉及一種基于FPGA進行高像素模組分屏顯示的系統。

背景技術

目前，隨著高像素模組在客戶端廣泛的運用，高像素模組的圖像測試凸顯的愈來重要。高像素模組所獲取的全尺寸的圖像比較大，傳輸這些高像素圖片到PC端所需要的傳輸帶寬比較高；公司企業現有的圖像測試平臺無法滿足對高像素模組的圖像進行測試，解決這一問題成為一種必然。

實用新型內容

本實用新型提供的高像素模組分屏顯示系統解決了圖像傳輸要求傳輸帶寬高的問題，采用的方法是在滿足測試要求的情況下，減少數據的傳輸量以滿足測試幀率的要求。

一種基于FPGA的高像素模組分屏顯示系統，包括USB控制器、圖像存儲模塊、圖像處理模塊、攝像頭模組，所述圖像存儲模塊采用SDRAM芯片，所述圖像處理模塊采用FPGA芯片，所述攝像頭模組、SDRAM芯片、USB控制器分別與所述FPGA芯片相連接，所述FPGA芯片設置有圖像控制模塊，用于控制選擇分屏或全屏模式。

所述FPGA芯片還包括USB通信模塊、時序控制模塊、圖像采集模塊、圖像顯示模塊和時鐘管理模塊，所述圖像控制模塊與圖像采集模塊、圖像顯示模塊和時序控制模塊相連接；所述圖像采集模塊與SDRAM芯片相連接；所述圖像顯示模塊與USB通信模塊相連接；所述USB通信模塊與USB控制器相連接。

所述FPGA芯片還包括I²C模塊，所述I²C模塊連接時序控制模塊、圖像控制模塊，還連接圖像采集模塊。

所述時序控制模塊連接FPGA芯片內各功能模塊，用于發出選擇分屏或全屏模式信號，并與攝像頭模組相連接。

所述時序控制模塊還包括輸出時序模塊，用于控制圖像采集模塊和SDRAM芯片間的數據傳輸。

所述時鐘管理模塊能夠調整，提供FPGA芯片的各功能模塊的時鐘信號。

本實用新型提供的系統主要是通過FPGA對高像素模組的全尺寸圖像進行有目的分割，對分割之后的圖像進行重組，通過USB接口傳輸到PC端，以便對圖像的質量進行測試。

本實用新型提供的高像素模組分屏顯示系統有以下優點：

1、采用了通用的USB2.0接口，方便使用、便于攜帶；

2、用FPGA對高像素模組的圖像進行分割和裁切，在不影響圖像測試的情況下減少傳輸圖像的大小，提高圖像的傳輸幀率，提高生產效率；

3、可編程MCLK頻率，讓高像素模組工作在更加合理的工作狀態?？删幊痰那懈钗恢?，更好的滿足圖像測試要求；可編程的高像素模組的時序接收功能，可以接收各種時序高像素模組的數據；

4、可編程的高像素模組供電電源設計，可以更好地滿足高像素模組電源的供電要求?？删幊屉娫吹姆€定性和可靠性更適用于高像素模組的生產。

因此，運用高像素模組分屏顯示平臺可以順利的初始化模組并順利傳輸模組獲取的圖像，同時，可編程的電源設計，使轉接板的電源設計更加方便，減少轉接板上的LDO的使用并降低成本。

附圖說明

圖1是本實用新型提供的實施例1的整體框架圖；

圖2是實施例1中FPGA芯片的功能模塊結構框架圖；

圖3是實施例1中高像素模組分屏顯示系統的程序流程圖；

圖4是實施例1中高像素模組分屏顯示系統的軟件流程圖。

具體實施方式

圖1是基于FPGA的高像素模組分屏顯示系統的實施例1的整體框架圖，從圖中可以看出數據的流向，如圖所示，高像素模組分屏顯示系統包括USB控制器、圖像存儲模塊、圖像處理模塊、攝像頭模組，所述圖像存儲模塊采用SDRAM芯片，所述圖像處理模塊采用FPGA芯片，所述攝像頭模組、SDRAM芯片、USB控制器分別與所述FPGA芯片相連接，從圖中可以看出FPGA芯片和SDRAM構成了數據的處理模塊，功能上在分屏模式下主要負責全尺寸圖像的分割和圖像重組，在全尺寸顯示的模式下主要負責圖像的緩存。

USB控制器完成和上位機軟件的交互及圖像數據的傳輸，現有的圖像測試系統沒有FPGA和SDRAM處理模塊，無法完成對高像素模組的圖像傳輸。