[實用新型]基于FPGA的高像素模組分屏顯示系統

有效

• 申請號: 201220408117.X
• 申請日: 2012-08-16
• 公開（公告）號: CN202749079U
• 公開（公告）日: 2013-02-20
• 發明（設計）人: 吳業;張扣文;薛江亮;陳余天;丁亮
• 申請（專利權）人: 寧波舜宇光電信息有限公司
• 主分類號: G09G5/14
• 分類號: G09G5/14;H04N7/18;H04N17/02
• 代理公司: 北京高文律師事務所 11359
• 代理人: 徐江華

1.一種基于FPGA的高像素模組分屏顯示系統，其特征在于：包括USB控制器、圖像存儲模塊、圖像處理模塊、攝像頭模組，所述圖像存儲模塊采用SDRAM芯片，所述圖像處理模塊采用FPGA芯片，所述攝像頭模組、SDRAM芯片、USB控制器分別與所述FPGA芯片相連接，所述FPGA芯片設置有圖像控制模塊，用于控制選擇分屏或全屏模式。

2.根據權利要求1所述的基于FPGA的高像素模組分屏顯示系統，其特征在于：所述FPGA芯片還包括USB通信模塊、時序控制模塊、圖像采集模塊、圖像顯示模塊和時鐘管理模塊，所述圖像控制模塊分別與圖像采集模塊、圖像顯示模塊和時序控制模塊相連接；所述圖像采集模塊與SDRAM芯片相連接；所述圖像顯示模塊與USB通信模塊相連接；所述USB通信模塊與USB控制器相連接。

3.根據權利要求2所述的基于FPGA的高像素模組分屏顯示系統，其特征在于：所述FPGA芯片還包括I²C模塊，所述I²C模塊連接時序控制模塊、圖像控制模塊，還連接圖像采集模塊。

4.根據權利要求2所述的基于FPGA的高像素模組分屏顯示系統，其特征在于：所述時序控制模塊連接FPGA芯片內各功能模塊，用于發出選擇分屏或全屏模式信號，并與攝像頭模組相連接。

5.根據權利要求2所述的基于FPGA的高像素模組分屏顯示系統，其特征在于：所述時序控制模塊還包括輸出時序模塊，用于控制圖像采集模塊和SDRAM芯片間的數據傳輸。

6.根據權利要求2所述的基于FPGA的高像素模組分屏顯示系統，其特征在于：所述時鐘管理模塊能夠調整，提供FPGA芯片的各功能模塊的時鐘信號。