[實用新型]一種芯片片外RAM總線接口硬件加密裝置

有效

• 申請號: 201220277383.3
• 申請日: 2012-06-13
• 公開（公告）號: CN202870835U
• 公開（公告）日: 2013-04-10
• 發明（設計）人: 林峰;陳挺立;汪孝晃;葉明統;宋慰云
• 申請（專利權）人: 福建睿矽微電子科技有限公司
• 主分類號: G06F21/79
• 分類號: G06F21/79
• 代理公司: 福州科揚專利事務所 35001
• 代理人: 徐開翟;陳智雄

技術領域

本實用新型涉及計算機科學、信息安全、嵌入式終端領域，特別涉及片外RAM存儲器總線接口加密技術領域。?

背景技術

RAM存儲器在嵌入式電子產品被廣泛使用，通過總線邏輯（包括地址總線、數據總線、控制總線）與處理器連接，用來暫存正在運行的程序，用于暫存臨時交換數據，具有訪問靈活、讀取速度快等特點。?

在系統運算的所有臨時數據，都會經過RAM存儲器，即便是一些重要的數據；同時，因為RAM存儲器具有掉電信息丟失的特點；還有，對于存有重要信息的安全產品，第三方一般是無法注入程序。因此，不法分子一般只能通過系統在線狀態下監測總線信號，從面獲取RAM存儲器相關信息。然后對獲取的信息進行一系列的比對分析，取得一些重要的數據，盜取他人秘密。因此，有些設計單位故意在設計時把數據總線連接關系打亂，以期達到迷惑不法分子的目的。但畢竟所有的數據信息還是以原始數據暴露在數據總線上，只是順序上的變化，而且每次系統上電運行時這種順序都是一樣的，仍容易被不法分子破解。?

現在對RAM數據保護普遍采用軟件方案，先把數據加密然后燒寫到RAM上。使用數據時，通過在系統上讀取加密過的數據并使用軟件進行解密。因為在加解密過程中，本身也要用到RAM，因此，軟件方案一般只對重要數據在局部存儲空間上使用。這種實現方案存在如下缺陷：第一，數據必須先加密再寫入RAM，缺失靈活性；第二，一般使用同一密鑰對數據加密，即密鑰單一，如果要支持每個產品不同的密鑰，生產和軟件輸出復雜；第三，密鑰一個是在數據加密時存在并使用，另一個是在軟件中固化，都存在安全隱患，即存在容易被他人盜取的風險。?

實用新型內容

本實用新型要解決的技術問題，在于為片外RAM總線接口提供一種數據加解密技術方法，達到保護RAM片上數據信息安全。?

本實用新型是這樣實現的：一種芯片片外RAM總線接口硬件加密裝置，其特征在于包括：外部總線接口EMI：用于CPU擴展外部存儲器；加解密模塊：連接外部總線接口與RAM存儲器，實現總線數據硬件自動加密寫入與解密讀出；邏輯控制單元：連接至加解密模塊，用于控制總線接口及加解密功能模塊。?

所述加解密模塊包含XOR運算引擎和密鑰單元，用于在CPU向外部RAM存儲器寫入或讀取數據時，數據與密鑰單元的密鑰經過XOR運算引擎運算后直接寫入RAM存儲器或送到CPU。?

所述加解密模塊所使用的加解密算法可以在單周期內同步運算，使得該加解密模塊接入總線后，不影響RAM的讀寫性能。?

其加解密算法使用XOR運算及其擴展技術，即使用動態XOR密鑰。該加解密技術可不單純使用一個固定的XOR密鑰，而是同時依賴一個動態的參數參與XOR運算；從而提高破解的復雜度。?

其上述固定的XOR密鑰是系統每次上電時隨機生成的，即每次上電該密鑰并不一樣。?

其數據加解密過程是單周期的，與總線接口操作同步完成，從而CPU從接口總線上可直接讀取到所需的數據，因此不影響RAM作為通用程序存儲器的功能。?

本實用新型的優點在于：本實用新型所述的芯片片外RAM總線接口硬件加密裝置，使用異或（XOR）算法，通過硬件實現對總線接口的加解密。用由于XOR運算可逆，硬件邏輯實現簡單；其密鑰通過隨機產生，存儲于SOC片上某存儲單元，該存儲單元在系統啟動后由頂級BOOT控制，控制后只有XOR加解密引擎可以訪問。?

附圖說明

下面參照附圖結合實施例對本實用新型作進一步的說明。?

圖1：本實用新型之邏輯及應用示意框圖。?

圖2：加解密模塊功能示意圖（XOR加密）。?

圖3：加解密模塊功能擴展示意圖。?

具體實施方式

有關本實用新型的特征及技術內容，請參考以下的詳細說明與附圖，附圖僅提供參考與說明，并非用來對本實用新型加以限制。?

圖1是本實用新型一種芯片片外RAM總線接口硬件加密裝置的邏輯及應用示意框圖。整體上，主控CPU通過外部接口總線EMI與外部RAM存儲器連接并訪問存儲器。?

本實用新型外部總線接口加解密部分，包括外部總線接口EMI：用于CPU擴展外部存儲器；加解密模塊：連接外部總線接口與RAM存儲器，實現總線數據硬件自動加密寫入與解密讀出；邏輯控制單元：用于控制外部總線接口及加解密模塊功能。?