[實用新型]一種芯片片外RAM總線接口硬件加密裝置

有效

• 申請號: 201220277383.3
• 申請日: 2012-06-13
• 公開（公告）號: CN202870835U
• 公開（公告）日: 2013-04-10
• 發明（設計）人: 林峰;陳挺立;汪孝晃;葉明統;宋慰云
• 申請（專利權）人: 福建睿矽微電子科技有限公司
• 主分類號: G06F21/79
• 分類號: G06F21/79
• 代理公司: 福州科揚專利事務所 35001
• 代理人: 徐開翟;陳智雄

1.一種芯片片外RAM總線接口硬件加密裝置，其特征在于包括：外部總線接口EMI：用于CPU擴展外部存儲器；加解密模塊：連接外部總線接口與RAM存儲器，實現總線數據硬件自動加密寫入與解密讀出；邏輯控制單元：連接至加解密模塊，用于控制總線接口及加解密功能模塊。

2.根據權利要求1所述的芯片片外RAM總線接口硬件加密裝置，其特征在于：所述加解密模塊包含XOR運算引擎和密鑰單元，用于在CPU向外部RAM存儲器寫入或讀取數據時，數據與密鑰單元的密鑰經過XOR運算引擎運算后直接寫入RAM存儲器或送到CPU。

3.根據權利要求1所述的芯片片外RAM總線接口硬件加密裝置，其特征在于：所述加解密模塊所使用的加解密算法可以在單周期內同步運算，使得該加解密模塊接入總線后，不影響RAM的讀寫性能。

4.根據權利要求1所述的芯片片外RAM總線接口硬件加密裝置，其特征在于：用戶可通過控制邏輯單元關閉加解密功能，實現一種數據寫入讀出的旁路機制，即數據可以以明文方式把數據寫入RAM，并以明文方式讀出，提供數據存儲的靈活性。

5.根據權利要求2所述的芯片片外RAM總線接口硬件加密裝置，其特征在于：所述加解密模塊所使用的加解密算法使用動態XOR密鑰。

6.根據權利要求5所述的芯片片外RAM總線接口硬件加密裝置，其特征在于：所述XOR密鑰是系統每次上電時隨機生成的。

7.根據權利要求1所述的芯片片外RAM總線接口硬件加密裝置，其特征在于：當總線接口增加加解密功能后，該RAM接口仍支持片上執行模式，即程序仍可以放在RAM中運行，同時RAM也可以當作數據存儲區使用。