[實用新型]一種高精度AC/DC轉換器限流電路

有效

• 申請號: 201220254958.X
• 申請日: 2012-05-30
• 公開（公告）號: CN202586751U
• 公開（公告）日: 2012-12-05
• 發明（設計）人: 王曉飛;孫權;袁小云
• 申請（專利權）人: 西安航天民芯科技有限公司
• 主分類號: H02M3/155
• 分類號: H02M3/155
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種高精度AC/DC轉換器限流電路，其特征在于，包括帶隙基準電路和電流限制補償電路，其中所述電流限制補償電路還包括限流電路，比較電路和Buffer緩沖電路。

2.如權利要求1所述的一種高精度AC/DC轉換器限流電路，其特征在于，所述的帶隙基準電路包括三個雙極型晶體管，八個P型MOS管，兩個運放，一個電流漏和五個電阻，其連接方式為：第零P型MOS管MP0的柵極、第零P型MOS管MP0的漏極與電流漏的輸入端連接；第一運算放大器A1輸出端、第一P型MOS管MP1的柵極、第二P型MOS管MP2的柵極與第三P型MOS管MP3的柵極連接；第一P型MOS管MP1的漏極與第四P型MOS管MP4的源極連接；第二P型MOS管MP2的漏極與第五P型MOS管MP5的源極連接；第三P型MOS管MP3的漏極與第六P型MOS管MP6的源極連接；第一運算放大器A1的同相輸入端、第五P型MOS管MP5的漏極、電阻R1的一端連接；第一運算放大器A1的反相輸入端、第四P型MOS管MP4的漏極與第一P型雙極型晶體管Q1的集電極連接；電阻R1的另一端與第二P型雙極型晶體管Q2的集電極連接；第六P型MOS管MP6的漏極、電阻R2的一端、帶隙基準電壓輸出端Vref與第二運算放大器A2的反相輸入端連接；電阻R2的另一端、電阻R3的一端與帶隙基準電壓輸出端VL連接；電阻R3的另一端與第三P型雙極型晶體管Q3的集電極連接；第七P型MOS?管MP7的柵極與第二運算放大器A2的輸出端連接；第七P型MOS管MP7的漏極、電壓輸出段VH與電阻R4的一端連接；電阻R4的另一端、第二運算放大器A2的同相輸入端與R5的一端連接；第零P型MOS管MP0的源極、第一P型MOS管MP1的源極、第二P型MOS管MP2的源極、第三P型MOS管MP3的源極、第七P型MOS管MP7的源極與電源VDD連接；電流漏的輸出端、第一P型雙極型晶體管Q1的基極、第一P型雙極型晶體管Q1的發射極、第二P型雙極型晶體管Q2的基極、第二P型雙極型晶體管Q2的發射極、第三P型雙極型晶體管Q3的基極、第三P型雙極型晶體管Q3的發射極、電阻R5的另一端與地GND連接。

3.如權利要求1所述的一種高精度AC/DC轉換器限流電路，其特征在于，所述的限流電路包括四個運算放大器，二個開關，一個同或門，一個電流源，一個電流漏，一個電容，一個電阻，一個電感，一個N型MOS管和一個D觸發器，其連接方式為：電流源Ip流出端與開關Sp的一端連接；開關Sp的另一端、開關Sn的一端、電容C的一端、第一運算放大器VO1的同相輸入端、第二運算放大器VO2的同相輸入端與第三運算放大器buffer的同相輸入端連接；電流漏In流入端與開關Sn的另一端連接；VH與第一運算放大器VO1的反相輸入端連接；VL與第二運算放大器VO2的反相輸入端連接；第一運算放大器VO1的輸出端與同或門的輸入端A連接；第二運算放大器VO2的輸出端與同或門的輸入端B連接；同或門的輸出端與第零觸發器D0的時鐘輸入端連接；第零觸發器D0的端口D與第零觸發器?D0的端口Q非連接；第零觸發器D0的端口Q與端口Q0連接；第三運算放大器buffer的反相輸入端、第三運算放大器buffer的輸出端與第四運算放大器PWM?compare的同相輸入端連接；第四運算放大器PWM?compare的反相輸入端與CS連接；第四運算放大器PWM?compare的輸出端與端口PWM?off連接，電流源Ip流入端、第零觸發器D0的端口SET、第零觸發器D0的端口CLR與電源VDD連接，電流漏In流出端、電容C的另一端與地GND連接，電感L的一端與N型MOS開關管Mn的漏極連接；N型MOS開關管Mn的源極、端口CS與電阻RL的一端連接；N型MOS開關管Mn的柵極與端口PWM?off連接，電感的另一端與電源Vin連接；電阻的另一端與地GND連接。