[實用新型]一種基于FPGA的加噪信號同步時鐘提取裝置

有效

• 申請?zhí)枺?/td>: 201220117235.5
• 申請日: 2012-03-26
• 公開（公告）號: CN202586998U
• 公開（公告）日: 2012-12-05
• 發(fā)明（設(shè)計）人: 李晶皎;王澤坤;李欣
• 申請（專利權(quán)）人: 東北大學(xué)
• 主分類號: H04L7/027
• 分類號: H04L7/027
• 代理公司: 沈陽東大專利代理有限公司 21109
• 代理人: 梁焱

技術(shù)領(lǐng)域

本實用新型屬于通信控制技術(shù)領(lǐng)域，涉及一種時鐘信號提取技術(shù)，特別涉及一種基于FPGA的加噪信號同步時鐘提取裝置。

背景技術(shù)

同步是通信系統(tǒng)中一個非常重要的實際問題。在通信系統(tǒng)中，同步具有相當(dāng)重要的地位。通信系統(tǒng)能否有效地、可靠地工作，很大程度上依賴于有無良好的同步性。其中位同步，或稱碼元同步，是要在接收端確定每一個碼元的起止時刻，實現(xiàn)對接收到的信息碼元的正確判決。它是數(shù)字通信的諸多同步之中的首要問題，沒有位同步信號，就在通信接收端無法正常恢復(fù)傳輸?shù)臄?shù)字編碼信息。近年來，利用可編程邏輯器件相對于使用獨(dú)立器件進(jìn)行同步時鐘信號的處理操作，在提高系統(tǒng)性能與集成度方面均有極大優(yōu)勢，同時，利用可編程邏輯器件能夠針對應(yīng)用需求進(jìn)行系統(tǒng)設(shè)計，突破傳統(tǒng)設(shè)計方式受器件限制較大的弊端。

目前，提取位同步信號的方法有插入導(dǎo)頻法和自同步法兩種，而自同步法可分為濾波法和鎖相法。

(1)插入導(dǎo)頻法

為了得到碼元同步的定時信號，首先要確定接收到的信息數(shù)據(jù)流中是否包含有位定時的頻率分量。如果存在此分量，就可以利用濾波器從信息數(shù)據(jù)流中把位定時信息提取出來。若基帶信號為隨機(jī)的二進(jìn)制不歸零碼序列，這種信號本身不包含位同步信號，為了獲得位同步信號需在基帶信號中插入位同步的導(dǎo)頻信號，或者對該基帶信號進(jìn)行某種碼型變換以得到位同步信息。插入導(dǎo)頻法是在基帶信號頻譜的零點(diǎn)插入所需的導(dǎo)頻信號，主要用于接收信號頻譜中沒有離散載頻分量，或即使含有一定的載頻分量，也很難從接收信號中分離出來的情況。

插入導(dǎo)頻法有單獨(dú)的導(dǎo)頻信號，一方面可以提取同步載波，另一方面可以利用它作為自動增益控制。但是，插入導(dǎo)頻法中導(dǎo)頻和信號間由于濾波不好而產(chǎn)生互相干擾，而且插入導(dǎo)頻法要多消耗一部分不帶信息的功率，降低信噪功率比。

(2)?自同步法

當(dāng)系統(tǒng)的位同步采用自同步方法時，發(fā)送端不專門發(fā)送導(dǎo)頻信號，而直接從數(shù)字信號中提取位同步信號，這種方法在數(shù)字通信中經(jīng)常采用，而自同步法具體又可分為濾波法和鎖相法。

a.濾波法

根據(jù)基帶信號的譜分析可以知道，對于不歸零的隨機(jī)二進(jìn)制序列，不能直接從其中濾出位同步信號。但是，若對該信號進(jìn)行某種變換，例如，變成單極性歸零脈沖后，則該序列中就有????????????????????????????????????????????????的位同步信號分量，經(jīng)一個窄帶濾波器，可濾出此信號分量，再將它通過一個移相器調(diào)整相位后，就可以形成位同步脈沖。它的特點(diǎn)是先形成含有位同步信息的信號，再用濾波器將其濾出。而單極性歸零邊沿脈沖信號，由于其包含的位同步信號分量，一般作為提取位同步信號的中間變換過程。

b.鎖相法

把采用鎖相環(huán)來提取位同步信號的方法稱為鎖相法。在數(shù)字通信中，這種鎖相電路常采用數(shù)字鎖相環(huán)來實現(xiàn)。鎖相環(huán)是一個相位誤差控制系統(tǒng)。它比較輸入信號和振蕩器輸出信號之間的相位差，從而產(chǎn)生誤差控制信號來調(diào)整振蕩器的頻率，以達(dá)到與輸入信號同頻率同相位。

采用鎖相法提取位同步，它由高穩(wěn)定度振蕩器(晶振)、分頻器、相位比較器和控制電路組成。高穩(wěn)定度振蕩器產(chǎn)生的信號經(jīng)整形電路變成周期性脈沖，然后經(jīng)控制器再送入分頻器，輸出位同步邊沿脈沖信號。輸入相位基準(zhǔn)與由高穩(wěn)定振蕩器產(chǎn)生的經(jīng)過整形的n次分頻后的相位脈沖進(jìn)行比較，由兩者相位的超前或滯后，來確定扣除或附加一個脈沖，以調(diào)整位同步脈沖的相位。

自同步法不需導(dǎo)頻信號，因此信號功率可以大一些，以提高噪功率比。可以防止插入導(dǎo)頻法中導(dǎo)頻和信號間由于濾波不好而引起的互相干擾，也可以防止信道不理想引起導(dǎo)頻相位的誤差(在信號和導(dǎo)頻范圍引起不同的畸變)。但是，有些調(diào)制系統(tǒng)并不能使用自同步法，如SSB（單邊帶）系統(tǒng)。

發(fā)明內(nèi)容

針對現(xiàn)有技術(shù)存在的不足，本實用新型提出一種基于FPGA的加噪信號同步時鐘提取裝置，以達(dá)到系統(tǒng)具有良好抗噪性、高速、高精確度的目的。

一種基于FPGA的加噪信號同步時鐘提取裝置，包括AD采樣電路，此外，還包括FPGA，所述的FPGA中包括數(shù)據(jù)采集模塊、FIR低通濾波模塊、電平判決模塊、邊沿檢測模塊、同頻時鐘生成模塊和相位調(diào)整模塊，所述的邊沿檢測模塊包括第一邊沿檢測模塊、第二邊沿檢測模塊，其中：

數(shù)據(jù)采集模塊：用于驅(qū)動AD采樣電路進(jìn)行采樣，并將AD采集電路采集的數(shù)據(jù)讀取到FPGA內(nèi)，通過數(shù)據(jù)輸出端將數(shù)據(jù)提供給FIR低通濾波模塊的數(shù)據(jù)輸入端；