[實用新型]改良的半導體芯片封裝結構

有效

• 申請號: 201220112678.5
• 申請日: 2012-03-15
• 公開（公告）號: CN202513148U
• 公開（公告）日: 2012-10-31
• 發明（設計）人: 祁麗芬
• 申請（專利權）人: 祁麗芬
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/31
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及半導體技術領域，尤其是一種可大幅減少封裝體面積的改良的半導體封裝結構。

背景技術

由于目前各種高效能的電子產品不斷出現，且產品向輕、薄、短、小的方向發展，因此，電子封裝的技術也必須隨之而改變。

傳統的采用金屬導線架進行芯片安裝和打線的封裝工藝，具有價格低廉及散熱良好的優點；多層壓合板輔以其底部呈陣列式排列的錫球作為引腳，具有在相同尺寸面積下，引腳數可以變多，封裝面積可以較為縮小的特點。但傳統的以導線架與多層壓合板為基材進行芯片安裝，其整體的封裝的體積仍然不能滿足現代社會對電子零器件體積小和高密度越來越高的要求。

發明內容

為克服現有技術中存在的上述問題，本實用新型通過將金屬線路的焊線區設置于芯片承載區下的設計，大幅減少封裝體面積，使其接近晶片芯片尺寸封裝的面積，以達到晶片封裝薄小化的目的。

為實現上述目的，本實用新型是通過以下技術手段來實現的：一種改良的半導體封裝結構，包括芯片、絕緣層和導線，所述的芯片設置與絕緣層的上表面，芯片與絕緣層之間設有黏著層；所述的絕緣層的兩端下表面分別設有導電連接墊，所述的導電連接墊的兩端面和下表面設有表面金屬層，所述的導電連接墊的上表面兩端設有導電焊墊，該導電焊墊由導線電連接芯片；且導電焊墊與芯片的上表面設有封裝膠體用于包覆導線；所述的封裝膠體的上端還設有黏著層與上蓋基板連接，所述的上蓋基板與芯片之間形成一密閉空間。

與傳統技術相比，本實用新型的有益效果是：由于采用上述結構，使得金屬線路的焊線區域部分內縮于芯片的承載區下，大幅減少封裝體面積，使其接近晶片芯片尺寸封裝的面積，縮短芯片上電性節點至焊線墊的間距，實現晶片封裝薄小化的目的。

附圖說明

附圖1為本實用新型改良的半導體芯片封裝結構的示意圖。

圖中各標號分別是：(1)芯片，(2)絕緣層，(3)黏著層，(4)(5)導電連接墊，(6)(7)表面金屬層，(8)(9)導電焊墊，(10)(11)導線，(12)封裝膠體，(13)(14)黏著層，(15)上蓋基板。

具體實施方式

下面結合附圖對本實用新型作進一步的詳細說明：

參看圖1，本實用新型一種改良的半導體封裝結構，包括芯片1、絕緣層2和導線10、11，所述的芯片1設置與絕緣層2的上表面，芯片1與絕緣層2之間設有黏著層3；所述的絕緣層2的兩端下表面分別設有導電連接墊4、5，所述的導電連接墊4、5的兩端面和下表面設有表面金屬層6、7，所述的導電連接墊4、5的上表面兩端設有導電焊墊8、9，該導電焊墊8、9由導線10、11電連接芯片1；且導電焊墊8、9與芯片1的上表面設有封裝膠體12用于包覆導線10、11；所述的封裝膠體11的上端還設有黏著層13、14與上蓋基板15連接，所述的上蓋基板15與芯片1之間形成一密閉空間。

本實用新型所例舉的實施例并非對自己的限定，凡是未脫離本實用新型技術方案的內容，依據本實用新型的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本實用新型的技術方案范圍內。