[實用新型]恒定電流源

有效

• 申請?zhí)枺?/td>: 201220108967.8
• 申請日: 2012-03-21
• 公開（公告）號: CN202502429U
• 公開（公告）日: 2012-10-24
• 發(fā)明（設(shè)計）人: 戴忠偉
• 申請（專利權(quán)）人: 廣芯電子技術(shù)(上海)有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 胡美強

技術(shù)領(lǐng)域

本實用新型涉及一種恒定電流源，特別是涉及一種具有電流鏡的恒定電流源。

背景技術(shù)

恒流源電路就是要能夠提供一個穩(wěn)定的電流以保證其它電路穩(wěn)定工作的基礎(chǔ)。即要求恒流源電路輸出恒定電流，因此作為輸出級的器件應(yīng)該是具有飽和輸出電流的伏安特性。這可以采用工作于輸出電流飽和狀態(tài)的BJT(雙極結(jié)型晶體管)或者M(jìn)OSFET(金屬氧化物半導(dǎo)體場效應(yīng)晶體管)來實現(xiàn)。

圖1所示為一種基本恒流源電路，其中包括一電流鏡，其中所述電流鏡包括NMOS管M1(N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管)和NMOS管M2，所述恒流源電路中還包括PMOS管P1(P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管)和PMOS管P2。所述NMOS管M1的漏極接收參考電流Ir，所述NMOS管M2輸出電流Ib，由于所述NMOS管M1和NMOS管M2構(gòu)成電流鏡，而且所述NMOS管M1和NMOS管M2的長寬比相同所以輸出電流Ib和參考電流Ir的大小相同。

而所述PMOS管P1接收所述輸出電流Ib，所述PMOS管P2輸出電流Io至負(fù)載，而且所述PMOS管P2的長寬比和PMOS管P1的長寬比的比值為n，所述n大于等于1，所以同樣根據(jù)電流鏡的鏡射原理，所述Io與Ib的比值與所述比值n相同，即Io的至為n倍的Ib的值，所以輸出至負(fù)載的電流Io的值應(yīng)為n倍的Ib的值。

但是根據(jù)晶體管飽和狀態(tài)的I-V公式：I＝K(Vgs-Vt)²(1+λVds)，可以發(fā)現(xiàn)這種結(jié)構(gòu)有以下兩點缺陷：

1、由于負(fù)載的變化而引起所述基本恒流源電路輸出的Vout電壓的變化，使得PMOS管P2的源端的VCC電壓和漏端的Vout電壓的差值，即Vds，產(chǎn)生了較大變化。例如，當(dāng)VCC＝2.7V并且Ir＝1mA時，而且n＝8，此時根據(jù)鏡射原理，Io的理想值應(yīng)為8mA。

但是當(dāng)負(fù)載的阻值R＝100歐姆時，Vout＝Io×R＝8×100＝0.8V，因而Vds＝VCC-Vout＝2.7V-0.8V＝1.9V，而當(dāng)負(fù)載的阻值R＝200歐姆時，Vout＝8×200＝1.6V，所以Vds＝VCC-Vout＝2.7V-1.6V＝1.1V。所以可見在這兩種不同負(fù)載的阻值的情況下，Vds的值不同，而且根據(jù)晶體管飽和狀態(tài)的I-V公式，可以發(fā)現(xiàn)這兩種情況下，實際輸入至所述負(fù)載的電流Io完全偏離理想值，所以輸出至負(fù)載的電流Io隨負(fù)載的阻值變化而變化。

2、另外一種情況是負(fù)載的阻值不變而VCC變化時，如上所述，例如當(dāng)VCC＝2.7V，Ir＝1mA并且n＝8時，Io的理想值為8mA，當(dāng)負(fù)載的阻值R＝100歐姆時，Vout＝Io×R＝8×100＝0.8V，所以Vds＝VCC-Vout＝2.7V-0.8V＝1.9V，而當(dāng)VCC改變?yōu)?V時，Vds＝VCC-Vout＝4V-0.8V＝3.2V，所以在兩種不同VCC的情況下，因為PMOS管P2的Vds不同而使得實際注入負(fù)載的電流Io偏離理想值，所以輸出電流Io隨VCC的變化而變化。

以上兩個缺點的使恒流源電路輸出的電流可控性較差，特別是在低壓差時候，輸出電流的值和設(shè)計目標(biāo)的輸出電流的值差異更大。

實用新型內(nèi)容

本實用新型要解決的技術(shù)問題是為了克服現(xiàn)有技術(shù)的恒流源電路中輸出的電流可控性較差的缺陷，提供一種恒定電流源，通過維持所述恒定電流源的輸出端的電壓，從而使得輸出電流保持穩(wěn)定于一個固定值。

本實用新型是通過下述技術(shù)方案來解決上述技術(shù)問題的：

本實用新型提供了一種恒定電流源，包括一第一電流鏡，其中所述第一電流鏡包括一電流輸入端、一第一電流輸出端和一第二電流輸出端；

其特點是所述恒定電流源還包括一電流維持單元，其中所述電流維持單元包括一第一晶體管、一第二晶體管、一第三晶體管和一第四晶體管；

其中所述第一晶體管和第三晶體管的導(dǎo)電通路依次串接于所述第一電流輸出端和一第一參考電勢端子之間，所述第二晶體管和第四晶體管的導(dǎo)電通路依次串接于所述第二電流輸出端和所述第一參考電勢端子之間；

所述第一晶體管的柵極和第二晶體管的柵極與所述第一電流輸出端電連接，所述第三晶體管的柵極和第四晶體管的柵極與所述第二電流輸出端電連接；所述第二晶體管的漏極還與一外部負(fù)載電連接。