[實用新型]一種低噪聲高分辨率小數(shù)分頻合成器

有效

• 申請?zhí)枺?/td>: 201220071193.6
• 申請日: 2012-02-29
• 公開（公告）號: CN202455335U
• 公開（公告）日: 2012-09-26
• 發(fā)明（設(shè)計）人: 周艷;黃政偉;孫成松
• 申請（專利權(quán)）人: 湖北廣興通信科技有限公司
• 主分類號: H03L7/099
• 分類號: H03L7/099;H03M3/04
• 代理公司: 荊州市亞德專利事務所 42216
• 代理人: 陳德斌

技術(shù)領(lǐng)域

本實用新型涉及一種低噪聲高分辨率小數(shù)分頻合成器，屬移動通信小數(shù)分頻合成器技術(shù)領(lǐng)域。

背景技術(shù)

頻率合成器在通信、電子技術(shù)等領(lǐng)域中已得到廣泛的運用。因整數(shù)分頻合成器不能同時滿足對輸出頻率的高分辨率及轉(zhuǎn)換速度快的要求，故一般采用小數(shù)分頻合成器。傳統(tǒng)的小數(shù)分頻合成器會產(chǎn)生相位噪聲，目前的解決辦法是對相位誤差直接進行補償，這樣做其一是會引入小數(shù)雜散，補償不準確致使降噪效果差；其二是電路復雜，制造成本高。

發(fā)明內(nèi)容

本實用新型的目的在于，提供一種采用三階差異積分調(diào)制（∑－△）器，避免引入小數(shù)雜散，有效降低相位噪聲，電路結(jié)構(gòu)簡單，性價比高；解決現(xiàn)有技術(shù)對相位誤差直接進行補償會引入小數(shù)雜散、補償不準確致使降噪效果差、電路復雜增加制造成本問題的低噪聲高分辨率小數(shù)分頻合成器。

本實用新型是通過如下的技術(shù)方案來實現(xiàn)上述目的的

該低噪聲高分辨率小數(shù)分頻合成器由頻率合成芯片、FPGA可編程邏輯門陣列芯片、數(shù)模轉(zhuǎn)換集成芯片、集成運算放大器、VCO壓控振蕩器、環(huán)路低通濾波器構(gòu)成，其特征在于：頻率合成芯片的6～8腳和10腳分別與FPGA可編程邏輯門陣列芯片的35腳、33腳、32腳、90腳連接，其20腳連接基準頻率發(fā)生器；FPGA可編程邏輯門陣列芯片的22腳、10～12腳、15～18腳通過導線與數(shù)模轉(zhuǎn)換集成芯片的4～11腳連接，其9腳連接基準頻率發(fā)生器；數(shù)模轉(zhuǎn)換集成芯片的1腳與集成運算放大器的2腳連接，其16腳連接集成運算放大器的1腳；集成運算放大器的1腳即粗調(diào)電壓輸出端與VCO壓控振蕩器的正極偏壓輸入端連接；頻率合成芯片的1腳即細調(diào)電壓輸出端與環(huán)路低通濾波器連接，環(huán)路低通濾波器的細調(diào)電壓輸出端連接VCO壓控振蕩器的負極偏壓輸入端；VCO壓控振蕩器的射頻輸出端與頻率合成芯片的4腳連接。

所述的頻率合成芯片包括三階差異積分調(diào)制（∑－△）器、雙模分頻器、參考分頻器、鑒相器；三階差異積分調(diào)制（∑－△）器的輸出端與雙模分頻器連接，其輸入端通過頻率合成芯片的6～8腳、10腳連接FPGA可編程邏輯門陣列芯片的頻率控制字輸出端35腳、33腳、32腳、90腳；參考分頻器的輸入端分別與基準頻率發(fā)生器、頻率合成芯片的6～8腳、10腳連接；雙模分頻器的小數(shù)分頻輸出端及參考分頻器的參考分頻輸出端均與鑒相器的輸入端連接，雙模分頻器的輸出端分別連接三階差異積分調(diào)制（∑－△）器、鑒相器，鑒相器的輸出端與環(huán)路低通濾波器連接。

本實用新型與現(xiàn)有技術(shù)相比的有益效果在于

該低噪聲高分辨率小數(shù)分頻合成器采用三階差異積分調(diào)制（∑－△）器、雙模分頻器、鑒相器、VCO壓控振蕩器、環(huán)路低通濾波器等器件，利用差異積分調(diào)制（∑－△）器將相位噪聲頻譜推向高頻端，然后通過環(huán)路低通濾波器將其濾除；有效降低相位噪聲、提高頻率分辨率，雜散抑制性能滿足指標要求。電路結(jié)構(gòu)簡單，性價比高；解決了現(xiàn)有技術(shù)對相位誤差直接進行補償會引入小數(shù)雜散、補償不準確致使降噪效果差、電路復雜增加制造成本的問題。采用雙模分頻器、VCO壓控振蕩器，既提高了頻率分辨率，又加快了鎖定時間及頻率轉(zhuǎn)換速度，功耗低，效率高，在各種條件下工作均具有很好的穩(wěn)定性和一致性；價格低廉，體積小巧，十分適合用于長時間加電工作的設(shè)備。

附圖說明：

附圖1為一種低噪聲高分辨率小數(shù)分頻合成器的工作原理示意圖；

附圖2為頻率合成芯片的工作原理示意圖；

附圖3為三階差異積分調(diào)制（∑－△）器的工作原理示意圖；

附圖4為一階差異積分調(diào)制（∑－△）器的數(shù)學模型；

附圖5為環(huán)路低通濾波器和VCO壓控振蕩器的工作原理及電路連接示意圖。

具體實施方式：

下面結(jié)合附圖對本實用新型的實施方式進行詳細描述：