[實用新型]一種低噪聲高分辨率小數分頻合成器

有效

• 申請號: 201220071193.6
• 申請日: 2012-02-29
• 公開（公告）號: CN202455335U
• 公開（公告）日: 2012-09-26
• 發明（設計）人: 周艷;黃政偉;孫成松
• 申請（專利權）人: 湖北廣興通信科技有限公司
• 主分類號: H03L7/099
• 分類號: H03L7/099;H03M3/04
• 代理公司: 荊州市亞德專利事務所 42216
• 代理人: 陳德斌

1.一種低噪聲高分辨率小數分頻合成器，由頻率合成芯片、FPGA可編程邏輯門陣列芯片、數模轉換集成芯片、集成運算放大器、VCO壓控振蕩器、環路低通濾波器構成，其特征在于：頻率合成芯片的6～8腳和10腳分別與FPGA可編程邏輯門陣列芯片的35腳、33腳、32腳、90腳連接，其20腳連接基準頻率發生器；FPGA可編程邏輯門陣列芯片的22腳、10～12腳、15～18腳通過導線與數模轉換集成芯片的4～11腳連接，其9腳連接基準頻率發生器；數模轉換集成芯片的1腳與集成運算放大器的2腳連接，其16腳連接集成運算放大器的1腳；集成運算放大器的1腳即粗調電壓輸出端與VCO壓控振蕩器的正極偏壓輸入端連接；頻率合成芯片的1腳即細調電壓輸出端與環路低通濾波器連接，環路低通濾波器的細調電壓輸出端連接VCO壓控振蕩器的負極偏壓輸入端；VCO壓控振蕩器的射頻輸出端與頻率合成芯片的4腳連接。

2.根據權利要求1所述的一種低噪聲高分辨率小數分頻合成器，其特征在于：所述的頻率合成芯片包括三階差異積分調制（∑－△）器、雙模分頻器、參考分頻器、鑒相器；三階差異積分調制（∑－△）器的輸出端與雙模分頻器連接，其輸入端通過頻率合成芯片的6～8腳、10腳連接FPGA可編程邏輯門陣列芯片的頻率控制字輸出端35腳、33腳、32腳、90腳；參考分頻器的輸入端分別與基準頻率發生器、頻率合成芯片的6～8腳、10腳連接；雙模分頻器的小數分頻輸出端及參考分頻器的參考分頻輸出端均與鑒相器的輸入端連接，雙模分頻器的輸出端分別連接三階差異積分調制（∑－△）器、鑒相器；鑒相器的輸出端與環路低通濾波器連接。