[實用新型]堆疊式半導體芯片封裝結構

有效

• 申請號: 201220024047.8
• 申請日: 2012-01-18
• 公開（公告）號: CN202434509U
• 公開（公告）日: 2012-09-12
• 發明（設計）人: 劉勝;陳潤;陳照輝
• 申請（專利權）人: 劉勝
• 主分類號: H01L25/00
• 分類號: H01L25/00;H01L23/31
• 代理公司: 上海市華誠律師事務所 31210
• 代理人: 李平

技術領域

本實用新型涉及一種半導體封裝技術，特別涉及一種堆疊式半導體芯片封裝結構。

背景技術

由于人們對于電子產品小型化、輕型化的需求日益迫切，三維封裝順應了這種潮流，三維電子封裝技術在最近取得了突飛猛進的發展。封裝層疊(package?on?package)技術是一種成本低廉的三維封裝解決方案，它可以將邏輯芯片及存儲芯片整合到一個封裝體中，并且根據需要可以靈活的控制存儲器容量，因此，目前在手機等電子產品中得到了廣泛的應用。傳統的PoP封裝采用的封裝基板較薄，在工藝流程中，基板受熱膨脹產生翹曲，造成了底層和頂層封裝體之間互連困難，容易在結合焊球中產生疲勞，裂紋等，導致產品的可靠性降低。

發明內容

本實用新型的目的是針對已有技術中存在的缺陷，提供一種堆疊式半導體芯片封裝結構。本實用新型包括頂層封裝、底層封裝、頂層封裝和底層封裝之間的焊球陣列、頂層封裝和底層封裝之間的密封劑，其特征在于所述底層封裝基板上設有一個倒梯形凹槽，底層封裝基板的上表面為第一表面，底層封裝基板的下表面為第二表面，底層封裝基板凹槽內的表面為第三表面，底層封裝的半導體芯片設置于凹槽中，第一、第二、第三表面上均設有焊盤，底層半導體芯片通過鍵合引線與第三表面上的焊盤相連，頂層封裝由一個或數個半導體芯片層疊封裝在頂層封裝基板的上表面之上，頂層封裝基板的上表面及下表面均設有焊盤，頂層封裝內的半導體芯片通過鍵合引線與頂層封裝基板上表面的焊盤相連，頂層封裝部分經密封劑密封，頂層封裝和底層封裝之間通過焊盤與焊球陣列連接，頂層封裝基板和底層封裝基板之間填充密封劑，參見圖2。

本實用新型在底層封裝基板上設置有凹槽，底層封裝芯片固定在凹槽底部，因此不會造成封裝體整體厚度增大。因此本封裝結構具有厚度薄，可靠性高的優點，如圖1所示。底層封裝采用的封裝基板較常規的封裝基板厚度大一些，因此基板的剛度會更大，不易產生翹曲。

圖1為傳統的PoP封裝橫截面示意圖，對比圖1可以發現，二者的根本差別在于本實用新型專利在底層封裝的基板上設置有凹槽。傳統的PoP封裝底層基板更薄，但是底層封裝芯片直接粘合在底層封裝基板的上表面上，這造成傳統PoP封裝底層封裝的整體厚度t2并不比本實施例提供的底層封裝的厚度t1薄。并且由于傳統封裝底層封裝基板薄，在封裝工藝流程中更容易產生翹曲，造成頂部封裝體和底部封裝體之間結合困難，這勢必會在焊球中產生疲勞失效、斷裂等問題，降低了封裝產品的可靠性。

所述底層封裝基板上的凹槽為倒梯形，底層封裝的半導體芯片由貼片膠粘接在凹槽底部，或者用倒裝焊技術焊接在凹槽底部，半導體芯片與凹槽底部焊球連接。底層封裝基板和頂層封裝基板內設有連接用的電路。底層封裝基板的第二表面上設置有焊球陣列，焊球陣列為絲網印刷或電鍍或蒸鍍的方式涂布焊料，回流產生焊球陣列，其材料為SnAg、Sn、SnAgCu、PbSn。

所述頂層封裝的半導體芯片呈層狀堆疊結構，頂層封裝的半導體芯片及鍵合引線采用密封劑密封，密封劑為環氧模塑料。頂層封裝和底層封裝之間為單層或雙層焊球陣列，通過回流工藝使頂層封裝和底層封裝連接在一起，或者在頂層封裝基板的下表面焊盤上電鍍銅柱后沉積焊料層，在底層封裝基板的第一表面焊盤上電鍍銅柱后沉積焊料層，焊料層的材料可以為SnAg、Sn、SnAgCu、PbSn，通過回流工藝將頂層封裝基板和底層封裝基板連接在一起，完成頂層封裝體和底層封裝體之間的電互連。

本實用新型的優點是有效的提高封裝密度，工藝流程簡單，基板剛度大，不易產生翹曲，總體厚度薄，可靠性高。

附圖說明

圖1傳統的PoP封裝結構剖視圖；

圖2本實用新型的結構示意圖；

圖3本實用新型底層封裝基板的剖視圖；

圖4底層封裝基板通過貼片膠固定半導體芯片的剖視圖；

圖5底層半導體芯片鍵合引線的示意圖；

圖6頂層封裝基板的剖視圖；

圖7頂層封裝基板上固定半導體芯片的剖視圖；

圖8通過貼片膠固定二層半導體芯片的剖視圖；

圖9通過貼片膠固定三層半導體芯片的剖視圖；

圖10頂層半導體芯片鍵合引線的示意圖；

圖11采用密封劑將頂層半導體芯片及鍵合引線密封的示意圖；

圖12在頂層封裝基板下表面的焊盤上植焊球的示意圖；

圖13將頂部封裝與底部封裝連接在一起的示意圖；

圖14在頂部封裝和底部封裝之間填充密封劑的示意圖；