[發明專利]具有可重定路徑管芯間通信的多芯片模塊

有效

• 申請號: 201210595229.5
• 申請日: 2012-12-27
• 公開（公告）號: CN103219308B
• 公開（公告）日: 2019-12-13
• 發明（設計）人: D·劉易斯
• 申請（專利權）人: 阿爾特拉公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L25/065;G11C16/06
• 代理公司: 11256 北京市金杜律師事務所
• 代理人: 酆迅;龐淑敏

本公開涉及具有可重定路徑管芯間通信的多芯片模塊(MCM)。該多芯片模塊具有位于其管芯之間的冗余I/O連接。即，使用的管芯間I/O連接的數目大于通常用于提供管芯之間的連接性的連接的數目。缺陷連接通過在MCM組裝之后進行測試而被發現，且通過使信號通過良好(即非缺陷)冗余連接被重定路徑而被避免。測試可以在組裝時間完成且結果存儲在非易失性存儲中。備選地，MCM例如可以在通電時本身動態地執行測試，且使用測試結果來配置管芯間I/O連接。

背景技術

在集成電路制造中，可以經濟地制造的管芯(或切割的半導體晶片)的尺寸受到缺陷的限制。制造工藝固有地在每個單元面積產生某一平均數目的缺陷，從而使得面積較大的管芯易于不起作用。因此，對于面積較大的管芯而言，每個管芯的成本明顯增加。對于諸如存儲器或邏輯陣列之類包括規則結構的管芯而言，管芯內的冗余可以用于避免缺陷結構。這顯著減小了大管芯的成本。然而，這種方法對于不規則結構或耦合到特定輸入/輸出(I/O)連接點的結構并不能起作用。

解決該固有問題的一種方法是利用多芯片模塊(MCM)來以較低的成本實現大且復雜的系統的制造。使用該方法，單個封裝內的系統被分割成基板上的、具有較快管芯間I/O連接或線路的很多管芯。與不同封裝中管芯之間的連接相比，單個封裝內的管芯之間的這種I/O連接可以更短且由更加精細的導線構建。這種封裝配置不僅實現更多的連接，而且實現更快的連接，不過連接仍將慢于單個管芯內的連接。在制造過程中，MCM中的各個管芯可以被測試，以使得僅已知的可接受(例如無缺陷)管芯被鍵合到單個基板上。再者，產量增強不依賴于MCM內邏輯的任意規則性；也就是說，在MCM中可以存在任意數目的任意結構。

然而，MCM的管芯間I/O連接也經受著缺陷的困擾。因此，最終的產品產量可能不像希望得那么高。

發明內容

一般而言，下面描述的示例實施例涉及MCM上管芯之間的冗余I/O連接。即，使用的管芯間I/O連接的數目大于通常用于在管芯之間提供連接性的連接的數目。缺陷的管芯間I/O連接通過在MCM組裝之后的測試被發現和避免，信號通過可接受(即非缺陷)的冗余連接而重定路徑(reroute)。在一個實施例中，測試可以在組裝時間完成，且結果存儲在非易失性存儲器中。備選地，測試例如可以在通電時動態地完成，且結果可以用于配置管芯間I/O連接。

結合附圖，從下面的詳細描述將顯見其他方面和優點，其中附圖通過舉例示出了實施例的原理。

附圖說明

圖1A和1B示出根據示例實施例的多芯片模塊的剖面圖。

圖2示出根據示例實施例可以結合到多芯片模塊的示例性管芯。

圖3A和3B示出根據示例實施例的多芯片模塊的兩個內核之間的示例性I/O連接。

圖4A和4B示出根據示例實施例的冗余I/O連接的使用。

圖5示出根據示例實施例的冗余處理器和缺陷存儲器。

圖6示出根據示例實施例的一對測試處理器。

圖7示出根據示例實施例使用存儲在非易失性存儲器中的來自缺陷測試的結果的方法。

圖8示出根據示例實施例在通電之后對I/O連接進行缺陷檢測的方法。

圖9示出根據示例實施例通過MCM進行自測試的方法。

具體實施方式

在下面的說明中，提出了各種特定細節，以提供對示例性實施例的透徹理解。然而，對于本領域技術人員而言，很明顯的是示例實施例可以不使用這些特定細節中的一些來實現。在其他實例中，并未詳細描述處理操作和實施細節(如果已知)。