[發(fā)明專利]具有可重定路徑管芯間通信的多芯片模塊

有效

• 申請?zhí)枺?/td>: 201210595229.5
• 申請日: 2012-12-27
• 公開（公告）號: CN103219308B
• 公開（公告）日: 2019-12-13
• 發(fā)明（設(shè)計(jì)）人: D·劉易斯
• 申請（專利權(quán)）人: 阿爾特拉公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L25/065;G11C16/06
• 代理公司: 11256 北京市金杜律師事務(wù)所
• 代理人: 酆迅;龐淑敏

1.一種模塊，包括：

基板；

耦合到所述基板的至少兩個(gè)內(nèi)核，其中所述至少兩個(gè)內(nèi)核中的每個(gè)均包括測試處理器，所述測試處理器經(jīng)由測試信號與所述至少兩個(gè)內(nèi)核其中另一個(gè)中的測試處理器進(jìn)行通信，以確定輸入/輸出(I/O)連接是否有缺陷，其中所述至少兩個(gè)內(nèi)核中的每個(gè)內(nèi)核被連接到配線層，所述配線層繼而通過導(dǎo)電元件連接到所述基板中的管芯間I/O連接，其中所述測試信號能夠經(jīng)由專用于測試的、穿過基板的至少一個(gè)連接來通信；

多組I/O連接，每個(gè)組包括位于所述至少兩個(gè)內(nèi)核之間的多個(gè)I/O連接，其中每個(gè)組中的所述多個(gè)I/O連接包括多個(gè)正常I/O連接和多個(gè)冗余I/O連接；以及

電路，能夠被操作為基于所述多個(gè)組中相應(yīng)一個(gè)組的所述多個(gè)正常I/O連接中的正常I/O連接有缺陷的確定，而將信號從所述正常I/O連接重定路徑到所述多個(gè)組中所述相應(yīng)一個(gè)組的所述多個(gè)冗余I/O連接中的冗余I/O連接；

針對每個(gè)組且在數(shù)目上對應(yīng)于冗余I/O連接的數(shù)目的多個(gè)驅(qū)動復(fù)用器，所述多個(gè)驅(qū)動復(fù)用器中每個(gè)驅(qū)動復(fù)用器都具有分別連接至所述正常I/O連接中每個(gè)正常I/O連接的輸入以及連接至所述冗余I/O連接其中一個(gè)冗余I/O連接的輸出；

針對每個(gè)組的多個(gè)接收復(fù)用器，所述多個(gè)接收復(fù)用器中每個(gè)接收復(fù)用器都具有連接至所述正常I/O連接中的相應(yīng)正常I/O連接的輸入以及連接至所述冗余I/O連接中的每個(gè)冗余I/O連接的輸入。

2.根據(jù)權(quán)利要求1所述的模塊，其中在所述模塊的制造過程中執(zhí)行所述確定。

3.根據(jù)權(quán)利要求2所述的模塊，還包括用于存儲由所述確定得到的數(shù)據(jù)的非易失性存儲器。

4.根據(jù)權(quán)利要求3所述的模塊，其中由所述確定得到的數(shù)據(jù)被存儲在外部非易失性存儲器中。

5.根據(jù)權(quán)利要求1所述的模塊，其中在所述模塊通電時(shí)執(zhí)行所述確定。

6.根據(jù)權(quán)利要求1所述的模塊，還包括用于控制所述電路的邏輯。

7.根據(jù)權(quán)利要求6所述的模塊，其中所述邏輯是專用邏輯。

8.根據(jù)權(quán)利要求6所述的模塊，其中所述邏輯是軟邏輯。

9.根據(jù)權(quán)利要求1所述的模塊，還包括用于執(zhí)行所述確定的軟邏輯。