[發明專利]存儲器陣列結構及其操作方法

有效

• 申請號: 201210594201.X
• 申請日: 2012-12-31
• 公開（公告）號: CN103093814A
• 公開（公告）日: 2013-05-08
• 發明（設計）人: 潘立陽;劉利芳
• 申請（專利權）人: 清華大學
• 主分類號: G11C16/06
• 分類號: G11C16/06;H01L27/115
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 張大威

1.一種存儲器陣列結構，包括：

沿第一方向和第二方向并行排列的多個串行結構，每個所述串行結構包括在所述第一方向上順次串聯的一個第一選擇晶體管、多個存儲單元以及一個第二選擇晶體管，在所述第二方向上相鄰的所述串行結構之間相互隔離；

沿所述第二方向的多條并行排列的字線，每條所述字線和所述存儲單元的柵極連接；

沿所述第二方向的第一選擇線，和所述第一選擇晶體管的柵極連接；

沿所述第二方向的第二選擇線，和所述第二選擇晶體管的柵極連接；

沿所述第一方向的多條并行排列的位線，和所述字線、第一選擇線及第二選擇線交叉排列，所述串行結構的所述第一選擇晶體管的漏端和與所述串行結構相鄰的一條所述位線連接，所述串行結構的所述第二選擇晶體管的源端和與所述串行結構相鄰的另一條所述位線連接；

其中，所述存儲單元包括：邏輯上等效為一個選擇管串聯一個或多個存儲管的存儲單元。

2.如權利要求1所述的存儲器陣列結構，其特征在于，所述第一方向上相鄰的兩個所述串行結構反向串聯，

以使相鄰兩個所述串行結構的所述第一選擇晶體管的漏端連接在與所述串行結構相鄰的一條所述位線上；或者

以使相鄰兩個所述串行結構的所述第二選擇晶體管的源端連接在與所述串行結構相鄰的另一條所述位線上。

3.如權利要求1所述的存儲器陣列結構，其特征在于，所述存儲單元為分離柵結構。

4.如權利要求3所述的存儲器陣列結構，其特征在于，所述分離柵結構的存儲單元包括：

襯底；

形成在所述襯底中的溝道區，以及形成在所述溝道區兩側的源區和漏區；

形成在部分所述溝道區上的浮柵；和

形成在所述浮柵和剩余部分所述溝道區上的控制柵。

5.如權利要求3所述的存儲器陣列結構，其特征在于，所述分離柵結構的存儲單元包括：

襯底；

形成在所述襯底中的溝道區，以及形成在所述溝道區兩側的源區和漏區；

形成在部分所述溝道區上的、且分別靠近所述源區和漏區的兩個浮柵；和

形成在所述兩個浮柵以及剩余部分所述溝道區之上的控制柵。

6.一種如權利要求1-5任一項所述的存儲器陣列結構的操作方法，其特征在于，包括：

擦除操作，包括：所述存儲器的襯底接地，對所有的所述字線施加正的擦除電壓，所有的所述第一選擇線和第二選擇線接地，所有的所述位線浮空或接地；

編程操作，包括：所述存儲器的襯底接地，對連接到選中存儲單元的所述字線施加負的第一編程電壓，對連接到選中存儲比特的所述位線施加正的第二編程電壓，其余所述位線接地，對于串行結構中選中存儲比特所在側的所述第一選擇線或者第二選擇線以及字線施加第三編程電壓，其余所述第一選擇線或者第二選擇線及字線接地；

讀取操作，包括：所述存儲器的襯底接地，對連接到選中存儲單元的所述字線施加讀取電壓，對選中存儲單元所在的串行結構中其余所述字線以及所述第一選擇線和第二選擇線均施加第二電壓，對選中存儲單元中未選中存儲比特所連接的所述位線施加第三正電壓，選中存儲單元中選中存儲比特所連接的所述位線接地，其余所述位線浮空。

7.如權利要求6所述的存儲器陣列結構的操作方法，其特征在于，所述擦除電壓的范圍為16V~20V。

8.如權利要求6所述的存儲器陣列結構的操作方法，其特征在于，所述第一編程電壓的范圍為-9V~-15V，所述第二編程電壓的范圍為5V~8V。

9.如權利要求6所述的存儲器陣列結構的操作方法，其特征在于，所述第二電壓的范圍為4V~7V，所述第三正電壓的范圍為1V~4V，讀取電壓范圍為4V~7V。