[發明專利]一種錢搜索電路及基于該錢搜索電路的ECC解碼裝置及方法

有效

• 申請號: 201210594031.5
• 申請日: 2012-12-28
• 公開（公告）號: CN103916138B
• 公開（公告）日: 2018-03-16
• 發明（設計）人: 陳志;王斌;石嶺
• 申請（專利權）人: 深圳開陽電子股份有限公司
• 主分類號: H03M13/15
• 分類號: H03M13/15
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及數字通信領域中的糾錯碼解碼領域，具體涉及糾錯碼中錢搜索的電路，以及基于該錢搜索的ECC解碼裝置及方法。

背景技術

隨著NAND FLASH型存儲設備容量的不斷升級，其結構從SLC過渡到MLC，再到TLC，由于NAND FLASH型存儲設備的特點，數據在傳輸過程中會不可避免的發生錯誤。所以數據在傳輸過程中有必要增加一些冗余碼用于檢測和校驗錯誤碼，ECC誤碼糾錯系統就是在這種情況下被引入。根據NAND FLASH數據的出錯特點，即NAND FLASH的數據是按bit出錯，這和BCH碼的糾錯特點相同，所以引入BCH碼來作為NAND FLASH型設備的ECC碼。

BCH碼是迄今為止所發現的一類很實用的線性糾錯碼。它的糾錯能力強，特別是在短和中等碼長的情況下，其性能接近于理論值，而且構造方便，編碼簡單。

BCH碼的解碼主要有以下三個步驟：

第一步為計算伴隨式校正子，即從所收到的碼字中計算Si，從而判斷是否存在錯誤信息；

第二步為求解關鍵方程找出錯誤位置多項式，即利用BM算法計算錯誤多項式L(x)；

第三步為找到錯誤多項式的根以便確定錯誤值的位置，即利用Chien搜索找出所有的錯誤的值。

由于BM算法中需要用到除法運算，這在硬件實現過程中需要用ROM構建一個倒數表來實現。但是這種方法比較的耗費資源。于是出現了不需要除法的無逆的BM算法，即IBMA，優化了算法的實現結構。

其中第一步計算伴隨式校正子主要是變數乘定數的有限域乘法器，其計算周期為讀取數據的時間。

第二步計算錯誤多項式系數為變數乘變數的有限域乘法器，其計算周期與糾錯能力和實現的架構相關。

第三步計算錯誤位置值主要由糾錯能力所決定，其計算周期取決于數據的總的長度(bit數)和所使用的通道數。

其中第二步的結構最為復雜，所以面積相對第一和第三步比較大，第三步的時間最長。

基于BCH碼的ECC解碼器主要由圖1中所示的三個模塊所組成。主要可以分為兩大類：查錯過程和糾錯過程。其中查錯指的是第一步計算伴隨式校正子，通過判斷起結果Si是否全部為零來判斷是否有錯，而糾錯則包含計算錯誤多項式的系數(IBMA算法)和計算錯誤多項式的根即計算錯誤位置(錢搜索(chien搜索))。

在查錯過程中如果發現所接收到的數據中存在錯誤，在需要求解錯誤位置多項式δ(x)＝δ_tx_t+δ_t-1x_t-1+...+δ₁x+δ₀，經過IBMA算法步驟之后，可以求解出錯誤位置多項式的系數δ_t、δ_t-1...、δ₁、δ₀，接下來就是求解關鍵方程。Chien搜索是解決求解關鍵方程的實用的方法。由于NAND型設備的數據長度按512Byte或1024Byte處理，對于1024Byte長度的數據，其有效數據位在2¹³和2¹⁴之間，所以BCH碼需要采用2¹⁴(16383)的伽羅華域。為求解δ(x)的根，即是為了驗證α_i是否滿足δ(α_i)為零。這樣依次驗證α_i即可以求得δ(x)的根。

如圖2所示為現有技術中所述錢搜索電路的一種具體實施電路圖，該錢搜索電路包括t×P個乘法器，分別用101-10t、111-11t、121-12t、......1P1-1Pt標記，其中t為錢搜索(Chien搜索)錯誤多項式的項數，P為并行錢搜索的通道數，附圖1為表述方便，以通道數為8為例進行說明，即P＝8。則上述t×8個乘法器組成8個通道，即每個通道包括t個乘法器，另外，該錢搜索電路的每一通道還包括一個加法器，8個通道共8個加法器，用11、12、......18標記。該8個加法器輸入信號為其所在通道的t個乘法器的輸出，判斷每個通道加法器的輸出是否為零，則可以判斷每個通道的當前值αⁱ是否為錯誤位置值，從而達到糾錯的目的。

在如圖2所示現有的錢搜索電路中，采用了t×P個乘法器，在硬件實現的過程中，大量的乘法器占用的面積較大，導致成本較高。

基于上述現有的錢搜索電路，現有的ECC解碼方法采用三級流水線的方法，上述BCH碼解碼方法中的每一步為一級流水線。三級流水線所需的時間也較長，影響ECC解碼的速度。