[發(fā)明專利]一種針對(duì)掃描測(cè)試中捕獲功耗的優(yōu)化方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210592088.1
• 申請(qǐng)日: 2012-12-29
• 公開(kāi)（公告）號(hào): CN103091620A
• 公開(kāi)（公告）日: 2013-05-08
• 發(fā)明（設(shè)計(jì)）人: 蔡志匡;陳慧;黃丹丹;李哲文;邵金梓
• 申請(qǐng)（專利權(quán)）人: 江蘇東大集成電路系統(tǒng)工程技術(shù)有限公司
• 主分類號(hào): G01R31/28
• 分類號(hào): G01R31/28;G06F17/50
• 代理公司: 南京天翼專利代理有限責(zé)任公司 32112
• 代理人: 王鵬翔;朱戈勝

技術(shù)領(lǐng)域

本發(fā)明屬于芯片低功耗測(cè)試設(shè)計(jì)技術(shù)領(lǐng)域，具體涉及一種針對(duì)掃描測(cè)試中捕獲功耗的優(yōu)化方法。

背景技術(shù)

隨著集成電路物理尺寸的不斷縮小和電壓門限的不斷降低，功耗和性能、面積一起，成為系統(tǒng)芯片設(shè)計(jì)最重要的設(shè)計(jì)指標(biāo)。在最近十年中，基于算法、架構(gòu)和電路的低功耗設(shè)計(jì)已經(jīng)引起很大的重視，芯片設(shè)計(jì)者越來(lái)越多地采用低功耗設(shè)計(jì)來(lái)應(yīng)對(duì)越來(lái)越艱巨的功耗挑戰(zhàn)。雖然低功耗設(shè)計(jì)方法可以解決復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì)中出現(xiàn)的功耗問(wèn)題，但對(duì)于測(cè)試模式下的功耗問(wèn)題，這些方法并不具有很好的效果。研究表明大規(guī)模集成電路在測(cè)試模式下的功耗可能達(dá)到其在正常模式下功耗的兩倍以上。

為了降低不斷升高的測(cè)試功耗，業(yè)界首先使用了以下一些相對(duì)簡(jiǎn)單的辦法來(lái)降低測(cè)試功耗：降低測(cè)試時(shí)鐘的頻率。降低測(cè)試時(shí)鐘頻率雖然可以明顯降低測(cè)試功耗，但這種方案一方面會(huì)延長(zhǎng)測(cè)試時(shí)間，增加了測(cè)試成本；另一方面無(wú)法檢測(cè)到全速測(cè)試模式下才能檢測(cè)到的時(shí)延故障，降低了測(cè)試覆蓋率。制定相應(yīng)的測(cè)試策略來(lái)對(duì)芯片進(jìn)行分塊測(cè)試。與降低測(cè)試時(shí)鐘頻率相類似，這種方法也會(huì)延長(zhǎng)測(cè)試時(shí)間。而且這種分塊測(cè)試的方法需要對(duì)電路設(shè)計(jì)進(jìn)行修改，比如增加多路選擇器進(jìn)行多個(gè)分塊信號(hào)間的選擇，從而導(dǎo)致測(cè)試設(shè)計(jì)復(fù)雜度的增加。

隨著全速測(cè)試的普及，降低芯片測(cè)試頻率等方法已經(jīng)不可行，必須采用新的低功耗測(cè)試技術(shù)。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種針對(duì)掃描測(cè)試中捕獲功耗的優(yōu)化方法，該方法屬于綜合考慮測(cè)試覆蓋率和測(cè)試開(kāi)銷的低功耗測(cè)試方案，不需要改變芯片可測(cè)試性流程，對(duì)于大規(guī)模量產(chǎn)芯片的低功耗測(cè)試設(shè)計(jì)具有一定的現(xiàn)實(shí)意義；本發(fā)明可以大幅度減少測(cè)試過(guò)程中的捕獲功耗，同時(shí)不會(huì)導(dǎo)致覆蓋率下降和測(cè)試向量數(shù)目激增，不需要測(cè)試設(shè)計(jì)流程的改變，而且容易實(shí)現(xiàn)。

為了實(shí)現(xiàn)以上目的，本發(fā)明的具體技術(shù)方案如下：

一種針對(duì)掃描測(cè)試中捕獲功耗的優(yōu)化方法，包括如下步驟：

（1）生成帶掃描鏈網(wǎng)表；

（2）門控時(shí)鐘單元分組；將門控時(shí)鐘單元驅(qū)動(dòng)的掃描單元數(shù)目相同的門控時(shí)鐘單元分為一組；任意兩個(gè)門控時(shí)鐘組的使能信號(hào)可以同時(shí)被激活；

（3）功耗約束單元設(shè)計(jì)；對(duì)電路中門控時(shí)鐘單元的門控使能端進(jìn)行約束，即每個(gè)門控時(shí)鐘單元的門控使能端口前增加一個(gè)與門，與門的一個(gè)輸入端連接到驅(qū)動(dòng)該門控使能信號(hào)的相關(guān)邏輯，另一個(gè)輸入端連接到一個(gè)或門的輸出端，或門的一個(gè)輸入端連接譯碼器的低功耗使能信號(hào)，另一個(gè)輸入端連接測(cè)試模式信號(hào)TestMode的取反值；在正常功能模式下，或門的輸出始終為1，保證增加的功耗約束電路不會(huì)對(duì)芯片正常功能造成影響；在測(cè)試模式下，或門的輸出取決于低功耗使能信號(hào)；

（4）結(jié)合生成帶掃描鏈的網(wǎng)表，進(jìn)行芯片版圖上設(shè)計(jì)，芯片版圖設(shè)計(jì)包括布圖規(guī)劃、布局、時(shí)鐘樹(shù)綜合和布線；

（5）在完成芯片版圖設(shè)計(jì)后，將帶掃描結(jié)構(gòu)的門級(jí)網(wǎng)表、工藝庫(kù)、時(shí)序約束文件和測(cè)試協(xié)議讀入自動(dòng)測(cè)試向量生成工具，進(jìn)行可測(cè)試性設(shè)計(jì)規(guī)則檢查，最后生成測(cè)試向量。

（6）在步驟（5）的基礎(chǔ)之上，對(duì)生成的測(cè)試向量進(jìn)行門級(jí)仿真。

本發(fā)明的發(fā)明點(diǎn)主要是步驟（2）與步驟（3），其它步驟都是本技術(shù)領(lǐng)域公知技術(shù)，不做進(jìn)一步詳細(xì)描述。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：本發(fā)明可以大幅度減少測(cè)試過(guò)程中的捕獲功耗，同時(shí)本發(fā)明不會(huì)導(dǎo)致覆蓋率下降和測(cè)試向量數(shù)目激增，不需要測(cè)試設(shè)計(jì)流程的改變，而且容易實(shí)現(xiàn)。

附圖說(shuō)明

圖1是針對(duì)掃描測(cè)試中捕獲功耗的優(yōu)化流程示意圖；

圖2掃描電路中的門控時(shí)鐘方框示意圖；

圖3本發(fā)明一個(gè)實(shí)施例的功耗約束電路示意圖；

圖4本發(fā)明另一個(gè)功耗約束單元的電路示意圖；

圖5測(cè)試使能信號(hào)控制邏輯示意圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步詳細(xì)說(shuō)明。

本發(fā)明對(duì)各部分測(cè)試功耗進(jìn)行詳細(xì)分析，并著眼于降低捕獲測(cè)試功耗，最后給出一個(gè)基于門控時(shí)鐘的功耗優(yōu)化的低功耗測(cè)試方案。本發(fā)明在基本的測(cè)試流程的基礎(chǔ)上，增加了門控時(shí)鐘單元分組和功耗約束單元設(shè)計(jì)兩個(gè)步驟，技術(shù)方案如圖1所示，總體流程如下：

（1）生成帶掃描鏈網(wǎng)表。描述如下：

①將芯片的RTL代碼進(jìn)行可測(cè)性分析，修改芯片的RTL代碼。

②使用工藝廠商提供的工藝庫(kù)將修改后的RTL代碼映射成門級(jí)網(wǎng)表，同時(shí)按照設(shè)計(jì)約束，如對(duì)面積等的限制，對(duì)門級(jí)網(wǎng)表進(jìn)行邏輯優(yōu)化，使電路能夠滿足設(shè)計(jì)的目標(biāo)和約束。