[發(fā)明專利]基于內存芯片互連的內存訪問處理方法、內存芯片及系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201210587401.2
• 申請日: 2012-12-28
• 公開（公告）號: CN103902472B
• 公開（公告）日: 2018-04-20
• 發(fā)明（設計）人: 黃永兵;陳明宇;阮元;陳荔城
• 申請（專利權）人: 華為技術有限公司;中國科學院計算技術研究所
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 北京中博世達專利商標代理有限公司11274
• 代理人: 申健

技術領域

本發(fā)明涉及電子設備領域，尤其涉及一種基于內存芯片互連的內存訪問處理方法、內存芯片及系統(tǒng)。

背景技術

隨著處理器工藝的快速發(fā)展，現(xiàn)有內存系統(tǒng)不足以匹配經過快速發(fā)展的處理器系統(tǒng)，造成內存工藝的瓶頸現(xiàn)象日益突出。其中，內存工藝發(fā)展的瓶頸現(xiàn)象主要體現(xiàn)在兩個方面：內存帶寬的有效利用率低和內存系統(tǒng)功耗大。

現(xiàn)有技術中，為了降低內存系統(tǒng)功耗，改變了內存芯片的組織方式，從而改進內存訪問請求的處理方式，具體的：由一個內存芯片中的一個子芯片(Subarry)處理一個內存訪問請求，而不是將一個內存訪問請求均分到所有的內存芯片上或均分到一個內存芯片的全部Subarry上，從而在處理內存訪問請求時，只激活與內存訪問請求相關的內存芯片，其他沒有被激活的Subarry處于低功耗模式。

在實現(xiàn)上述內存訪問處理的過程中，由于一個內存芯片中的一個Suba rry處理一個內存訪問請求時傳輸數(shù)據(jù)需要更多的時間，而內存控制器在接收到內存芯片返回的應答信息后，才能再次向該內存芯片發(fā)送下一個內存訪問請求，導致內存訪問請求的處理時延較高。

發(fā)明內容

本發(fā)明的實施例提供的基于內存芯片互連的內存訪問處理方法、內存芯片及系統(tǒng)，可以減少內存訪問請求的處理時延，提高系統(tǒng)帶寬的利用率。

為達到上述目的，本發(fā)明的實施例采用如下技術方案：

本發(fā)明實施例的第一方面，提供一種基于內存芯片互連的內存訪問處理方法，包括：

第一內存芯片接收內存訪問請求；

當所述第一內存芯片不是所述內存訪問請求對應的目標內存芯片時，根據(jù)預先配置的路由規(guī)則通過芯片互連接口將所述內存訪問請求發(fā)送給所述內存訪問請求對應的目標內存芯片；

其中，所述第一內存芯片上設置有至少一個所述芯片互連接口，每個所述芯片互連接口連接至一個第二內存芯片。

結合第一方面，在一種可能的實現(xiàn)方式中，所述第一內存芯片接收內存訪問請求，包括：

通過高速總線接口接收內存控制器發(fā)送的所述內存訪問請求；

或者，通過芯片互連接口接收所述第二內存芯片發(fā)送的所述內存訪問請求。

結合第一方面和上述可能的實現(xiàn)方式，在另一種可能的實現(xiàn)方式中，在第一內存芯片接收內存訪問請求之后，所述方法還包括：

若所述第一內存芯片是所述內存訪問請求對應的目標內存芯片，則執(zhí)行所述內存訪問請求對應的內存訪問操作。

結合第一方面和上述可能的實現(xiàn)方式，在另一種可能的實現(xiàn)方式中，在所述執(zhí)行所述內存訪問請求對應的內存訪問操作之前，所述方法還包括：

在所述第一內存芯片處于忙碌狀態(tài)時，緩存接收自所述第二內存芯片的內存訪問請求；

在所述第一內存芯片脫離所述忙碌狀態(tài)時，讀取緩存的所述內存訪問請求。

結合第一方面和上述可能的實現(xiàn)方式，在另一種可能的實現(xiàn)方式中，所述內存訪問請求中包含：數(shù)據(jù)交互指令，和/或內存業(yè)務數(shù)據(jù)；

若所述內存訪問請求中包含所述第一內存芯片與所述目標內存芯片之間的數(shù)據(jù)交互指令，則所述執(zhí)行所述內存訪問請求對應的內存訪問操作，包括：

根據(jù)所述路由規(guī)則通過所述芯片互連接口將所述數(shù)據(jù)交互指令指示的內存業(yè)務數(shù)據(jù)發(fā)送給所述數(shù)據(jù)交互指令指示的目標內存芯片。

結合第一方面和上述可能的實現(xiàn)方式，在另一種可能的實現(xiàn)方式中，所述內存控制器發(fā)送的所述內存訪問請求包括：所述內存控制器接收到的一級內存訪問請求；和/或，根據(jù)所述一級內存訪問請求分割得到的至少兩個二級內存訪問請求中的一個。

本發(fā)明實施例的第二方面，還提供一種內存芯片，包括：

接收單元，用于接收內存訪問請求；

發(fā)送單元，用于當所述內存芯片不是所述內存訪問請求對應的目標內存芯片時，根據(jù)預先配置的路由規(guī)則通過芯片互連接口將所述內存訪問請求發(fā)送給所述內存訪問請求對應的目標內存芯片；

其中，所述內存芯片上設置有至少一個所述芯片互連接口，每個所述芯片互連接口連接至一個其他內存芯片。

結合第二方面，在一種可能的實現(xiàn)方式中，所述接收單元，還用于通過高速總線接口接收內存控制器發(fā)送的所述內存訪問請求；或者，通過芯片互連接口接收其他內存芯片發(fā)送的所述內存訪問請求。

結合第二方面和上述可能的實現(xiàn)方式，在另一種可能的實現(xiàn)方式中，所述內存芯片，還包括：

處理單元，用于在所述接收單元接收內存訪問請求之后，當所述內存芯片是所述內存訪問請求對應的目標內存芯片時，執(zhí)行所述內存訪問請求對應的內存訪問操作。