[發明專利]基于內存芯片互連的內存訪問處理方法、內存芯片及系統

有效

• 申請號: 201210587401.2
• 申請日: 2012-12-28
• 公開（公告）號: CN103902472B
• 公開（公告）日: 2018-04-20
• 發明（設計）人: 黃永兵;陳明宇;阮元;陳荔城
• 申請（專利權）人: 華為技術有限公司;中國科學院計算技術研究所
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 北京中博世達專利商標代理有限公司11274
• 代理人: 申健

1.一種基于內存芯片互連的內存訪問處理方法，其特征在于，包括：

第一內存芯片接收內存訪問請求；

若所述第一內存芯片不是所述內存訪問請求對應的目標內存芯片，則根據預先配置的路由規則通過芯片互連接口將所述內存訪問請求發送給所述內存訪問請求對應的目標內存芯片；

其中，所述第一內存芯片上設置有至少一個所述芯片互連接口，每個所述芯片互連接口連接至一個第二內存芯片；

所述第一內存芯片接收內存訪問請求，包括：

通過高速總線接口接收內存控制器發送的所述內存訪問請求；

所述內存控制器發送的所述內存訪問請求包括：所述內存控制器根據處于空閑狀態的內存芯片的個數和所述內存訪問請求的緊急程度，對一級內存訪問請求進行地址映射，將所述一級訪問請求分割得到的至少兩個二級內存訪問請求中的一個。

2.根據權利要求1所述的基于內存芯片互連的內存訪問處理方法，其特征在于，所述第一內存芯片接收內存訪問請求，還包括：

通過芯片互連接口接收所述第二內存芯片發送的所述內存訪問請求。

3.根據權利要求1所述的基于內存芯片互連的內存訪問處理方法，其特征在于，在第一內存芯片接收內存訪問請求之后，所述方法還包括：

若所述第一內存芯片是所述內存訪問請求對應的目標內存芯片，則執行所述內存訪問請求對應的內存訪問操作。

4.根據權利要求3所述的基于內存芯片互連的內存訪問處理方法，其特征在于，在所述執行所述內存訪問請求對應的內存訪問操作之前，所述方法還包括：

在所述第一內存芯片處于忙碌狀態時，緩存接收自所述第二內存芯片的內存訪問請求；

在所述第一內存芯片脫離所述忙碌狀態時，讀取緩存的所述內存訪問請求。

5.根據權利要求2所述的基于內存芯片互連的內存訪問處理方法，其特征在于，所述內存訪問請求中包含：數據交互指令，和/或內存業務數據；

若所述內存訪問請求中包含所述第一內存芯片與所述目標內存芯片之間的數據交互指令，則執行所述內存訪問請求對應的內存訪問操作，包括：

根據所述路由規則通過所述芯片互連接口將所述數據交互指令指示的內存業務數據發送給所述數據交互指令指示的目標內存芯片。

6.一種內存芯片，其特征在于，包括：

接收單元，用于接收內存訪問請求；

發送單元，用于當所述內存芯片不是所述內存訪問請求對應的目標內存芯片時，根據預先配置的路由規則通過芯片互連接口將所述內存訪問請求發送給所述內存訪問請求對應的目標內存芯片；

其中，所述內存芯片上設置有至少一個所述芯片互連接口，每個所述芯片互連接口連接至一個其他內存芯片；

所述接收單元，具體用于通過高速總線接口接收內存控制器發送的所述內存訪問請求；

所述內存控制器發送的所述內存訪問請求包括：所述內存控制器根據處于空閑狀態的內存芯片的個數和所述內存訪問請求的緊急程度，對一級內存訪問請求進行地址映射，將所述一級訪問請求分割得到的至少兩個二級內存訪問請求中的一個。

7.根據權利要求6所述的內存芯片，其特征在于，所述接收單元，還具體用于通過芯片互連接口接收其他內存芯片發送的所述內存訪問請求。

8.根據權利要求6所述的內存芯片，其特征在于，還包括：

處理單元，用于在所述接收單元接收內存訪問請求之后，當述內存芯片是所述內存訪問請求對應的目標內存芯片時，執行所述內存訪問請求對應的內存訪問操作。

9.根據權利要求8所述的內存芯片，其特征在于，還包括：

緩存單元，用于在所述處理單元執行所述內存訪問請求對應的內存訪問操作之前，在所述內存芯片處于忙碌狀態時，緩存接收自所述其他內存芯片的內存訪問請求；

讀取單元，用于在所述內存芯片脫離所述忙碌狀態時，讀取緩存的所述內存訪問請求。

10.根據權利要求7所述的內存芯片，其特征在于，所述內存訪問請求中包含：數據交互指令，和/或內存業務數據；

若所述內存訪問請求中包含所述內存芯片與所述目標內存芯片之間的數據交互指令，則處理單元還用于，根據所述路由規則通過所述芯片互連接口將所述數據交互指令指示的內存業務數據發送給所述數據交互指令指示的目標內存芯片。