[發明專利]三維存儲器結構及其操作方法

有效

• 申請號: 201210586806.4
• 申請日: 2012-12-28
• 公開（公告）號: CN103904080A
• 公開（公告）日: 2014-07-02
• 發明（設計）人: 陳士弘
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L23/58;G11C16/02
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

技術領域

本發明的實施例是有關于三維存儲器結構及其操作方法，且特別是有關于一種單柵極式的三維存儲器結構及其操作方法。

背景技術

非易失性存儲器元件在設計上有一個很大的特性是，當存儲器元件失去或移除電源后仍能保存數據狀態的完整性。目前業界已有許多不同型態的非易失性存儲器元件被提出。不過相關業者仍不斷研發新的設計或是結合現有技術，進行存儲單元平面的疊層以達到具有更高儲存容量的存儲器結構。例如已有一些多層薄膜晶體管疊層的與非門(NAND)型閃存結構被提出。

在提出的一些三維存儲器結構中，除了有單柵極(Single-Gate)的存儲單元，還包括了雙柵極(double?gate)的存儲單元，和環繞式柵極(surroundinggate)的存儲單元等等，使元件的開關速度與電流趨動都得以提升。然而，在追求尺寸微縮的電子世代，存儲單元中的電荷捕捉復合層(如ONO復合層)占的空間越多，縮小存儲單元尺寸時的考慮和困難就越多，對存儲單元縮小越不利。因此，比起單柵極存儲單元，雙柵極和環繞式柵極存儲單元中其電荷捕捉復合層(如ONO復合層)占較大空間會限制存儲單元尺寸微縮的能力。再者，對非易失性存儲器元件而言，電荷捕捉復合層本身就不容易縮小，若其厚度減至太薄，電荷保存能力(Charge?retention)會有問題。因此縮小存儲單元尺寸時仍須使電荷捕捉復合層具有足以良好保存電荷的厚度。另外，縮小存儲單元尺寸不僅只是考慮電荷捕捉復合層，整體上需搭配考慮其他元件的設計規則也多，雙柵極和環繞式柵極存儲單元的元件設計復雜度較高也限制了三維存儲器尺寸微縮的發展，若要使其兼具小尺寸和良好的各種電子特性，其高度的設計困難度勢必耗費許多時間和大幅增加制造成本。

據此，相關設計者無不期望可以構建出一三維存儲器結構，不但具有許多疊層平面而達到更高的儲存容量，更具有小尺寸和優異的電子特性(如具有良好的數據保存可靠性)，使縮小的存儲器結構仍然可以被穩定和快速的如進行擦除和編程等操作。再者，也希望能透過不過度復雜的步驟和低制造成本，就能制造出此三維存儲器結構。

發明內容

本發明有關于一種三維存儲器結構，并對于此結構提出一相關操作方法。本發明的實施例為一種單柵極式的三維存儲器結構，其特殊的設計不但具備優異的電子特性和具有尺寸微縮的發展潛力，操作時亦可減少字線之間的干擾。

根據本發明的一實施例，提出一種三維存儲器結構(3D?memorystructure)，包括多個疊層結構，垂直形成于一襯底上，各疊層結構包括一底部柵極(bottom?gate)，該多個疊層結構的底部柵極相互連接，多個柵極(gate)(作為字線)和多個柵極絕緣層(gate?insulator)交錯疊層于底部柵極上方，和兩條選擇線(selection?lines)分隔地位于柵極的上方且獨立控制，該多個選擇線之間、選擇線和柵極之間以及選擇線的頂部是以柵極絕緣層絕緣；三維存儲器結構還包括多個電荷捕捉復合層(charge?trapping?multilayers)位于該多個疊層結構外圍并延伸至底部柵極上，多個超薄通道(ultra-thinchannels)，位于電荷捕捉復合層外側和襯里式地位于疊層結構之間(linedbetween?the?stacked?structures)，和一介電層填充于超薄通道外和疊層結構之間。